| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文的研究内容 | 第12页 |
| 1.4 论文的组织结构 | 第12-15页 |
| 第2章 时间交织ADC的结构原理 | 第15-27页 |
| 2.1 时间交织采样系统 | 第15-19页 |
| 2.1.1 时间交织采样 | 第15-16页 |
| 2.1.2 时间交织ADC的数学模型描述 | 第16-19页 |
| 2.2 TIADC通道失配误差的数学分析 | 第19-25页 |
| 2.2.1 通道失调失配误差失配分析 | 第21-22页 |
| 2.2.2 增益失配误差分析 | 第22-23页 |
| 2.2.3 采样时刻失配误差分析 | 第23-25页 |
| 2.3 本章小结 | 第25-27页 |
| 第3章 采用测试信号和FxLMS算法的时间误差校正系统的设计和实现 | 第27-51页 |
| 3.1 TIADC系统失配误差已有的校正方法研究 | 第27-33页 |
| 3.1.1 失调失配误差的校正 | 第28-30页 |
| 3.1.2 增益失配误差的校正 | 第30-31页 |
| 3.1.3 采样时刻偏差的校正 | 第31-33页 |
| 3.2 基于测试信号及FxLMS算法的两通道TIADC采样时刻误差校正方法 | 第33-42页 |
| 3.2.1 算法思想阐述 | 第34-39页 |
| 3.2.2 算法的软件仿真 | 第39-42页 |
| 3.3 硬件实现的讨论 | 第42-47页 |
| 3.3.1 有理小数的定点表示和运算 | 第42-44页 |
| 3.3.2 FIR滤波器设计 | 第44-45页 |
| 3.3.3 异步FIFO接口设计 | 第45-47页 |
| 3.4 硬件验证部分 | 第47-49页 |
| 3.4.1 基于FPGA的硬件验证平台设计 | 第47-48页 |
| 3.4.2 硬件验证结果分析 | 第48-49页 |
| 3.5 本章小结 | 第49-51页 |
| 第4章 基于ApFFT和非混频点查找的时间误差估计算法的硬件实现研究 | 第51-71页 |
| 4.1 采样时刻误差算法讨论 | 第51-55页 |
| 4.1.1 采样时刻误差估计的SS-BLTSE算法 | 第51-53页 |
| 4.1.2 ApFFT-SSPR-BLTSE算法 | 第53-55页 |
| 4.2 算法硬件实现的研究 | 第55-68页 |
| 4.2.1 算法硬件实现模块划分 | 第56页 |
| 4.2.2 FFT算法的硬件实现 | 第56-60页 |
| 4.2.3 开平方运算 | 第60-64页 |
| 4.2.4 利用CORDIC计算反正切，开方运算 | 第64-68页 |
| 4.3 硬件实现结果 | 第68-70页 |
| 4.3.1 综合后门级电路 | 第68-69页 |
| 4.3.2 硬件仿真结果 | 第69-70页 |
| 4.4 本章小结 | 第70-71页 |
| 结论 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 攻读硕士学位期间所发表的学术论文 | 第77-79页 |
| 致谢 | 第79页 |
