X处理器DMA控制器设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13页 |
| 1.2 So C简介 | 第13页 |
| 1.3 DMA概述 | 第13-14页 |
| 1.4 论文内容编排 | 第14-17页 |
| 第二章 DMA技术介绍 | 第17-27页 |
| 2.1 DMA的基本工作方式 | 第17-20页 |
| 2.1.1 中止CPU对内存的访问 | 第17页 |
| 2.1.2 周期挪用 | 第17-18页 |
| 2.1.3 DMA与CPU交替访问 | 第18-20页 |
| 2.2 DMA控制器的基本组成 | 第20-21页 |
| 2.3 DMA传输过程 | 第21-22页 |
| 2.4 DMA控制器的分类 | 第22-27页 |
| 第三章X处理器中DMA控制器的功能特性 | 第27-37页 |
| 3.1 X处理器中的DMA控制器 | 第27-28页 |
| 3.2 DMA控制器特性 | 第28页 |
| 3.3 DMA控制器的工作模式 | 第28-29页 |
| 3.4 DMA控制器功能描述 | 第29-37页 |
| 3.4.1 DMA控制器各模式下通道的运行： | 第29-32页 |
| 3.4.2 通道传输中止 | 第32页 |
| 3.4.3 通道带宽控制 | 第32页 |
| 3.4.4 通道的传输状态 | 第32-33页 |
| 3.4.5 步幅和步长简介 | 第33页 |
| 3.4.6 DMA传输错误情况 | 第33页 |
| 3.4.7 DMA描述符简介 | 第33-37页 |
| 第四章 DMA控制器的模块设计 | 第37-61页 |
| 4.1 DMA控制器模块划分 | 第37-38页 |
| 4.2 DMA控制器的信号描述 | 第38-40页 |
| 4.3 通道模块设计 | 第40-50页 |
| 4.3.1 寄存器组设计 | 第40-46页 |
| 4.3.2 通道模块行为级描述 | 第46-48页 |
| 4.3.3 通道工作机制设计 | 第48-50页 |
| 4.4 仲裁模块 | 第50-51页 |
| 4.5 源地址模块 | 第51-54页 |
| 4.5.1 源地址模块行为级描述 | 第52-53页 |
| 4.5.2 源地址状态机设计 | 第53-54页 |
| 4.6 目的地址模块 | 第54-56页 |
| 4.6.1 目的地址模块行为级描述 | 第54-55页 |
| 4.6.2 目的地址状态机设计 | 第55-56页 |
| 4.7 Master接口模块 | 第56-58页 |
| 4.8 Slave接口模块 | 第58-61页 |
| 第五章 DMA控制器的功能验证 | 第61-77页 |
| 5.1 Power PC简介 | 第61页 |
| 5.2 验证环境 | 第61-63页 |
| 5.3 验证思路 | 第63-64页 |
| 5.4 验证过程 | 第64-77页 |
| 5.4.1 基本直接模式 | 第64-67页 |
| 5.4.2 基本直接单写模式 | 第67页 |
| 5.4.3 基本链式模式 | 第67-68页 |
| 5.4.4 扩展直接模式 | 第68-69页 |
| 5.4.5 基本直接外部控制模式 | 第69页 |
| 5.4.6 相关寄存器状态位的验证 | 第69-72页 |
| 5.4.7 错误处理验证 | 第72-73页 |
| 5.4.8 不同设备之间传输验证 | 第73-76页 |
| 5.4.9 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 作者简介 | 第83-84页 |
