| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题的研究背景 | 第10-11页 |
| 1.2 国内外的研究现状 | 第11-12页 |
| 1.2.1 时间-数字转换器的研究现状 | 第11-12页 |
| 1.2.2 集成电路工艺的研究现状 | 第12页 |
| 1.3 论文的主要工作 | 第12-13页 |
| 1.4 论文的组织结构 | 第13-14页 |
| 第2章 时间测量方法概述 | 第14-21页 |
| 2.1 时钟周期计数法 | 第14页 |
| 2.2 模拟TDC | 第14-16页 |
| 2.2.1 时间扩展法 | 第14-15页 |
| 2.2.2 时间幅度转换 | 第15-16页 |
| 2.3 数字TDC | 第16-20页 |
| 2.3.1 延时链TDC | 第16-17页 |
| 2.3.2 游标TDC | 第17-18页 |
| 2.3.3 环形振荡器TDC | 第18页 |
| 2.3.4 基于时间放大器的两步式TDC | 第18-19页 |
| 2.3.5 TDC性能的比较 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 TDC模块的设计 | 第21-27页 |
| 3.1 TDC模块的设计原理 | 第21页 |
| 3.2 TDC模快电路的设计实现 | 第21-26页 |
| 3.2.1 控制模块的电路实现 | 第22-23页 |
| 3.2.2 TDC测量模块的电路实现 | 第23-24页 |
| 3.2.3 TDC译码模块的电路实现 | 第24-26页 |
| 3.3 本章小结 | 第26-27页 |
| 第4章 标准单元库的分析与设计 | 第27-49页 |
| 4.1 标准单元版图设计的规划 | 第27-33页 |
| 4.1.1 标准单元设计流程 | 第27-28页 |
| 4.1.2 单元尺寸的确定 | 第28-30页 |
| 4.1.3 布线的规则 | 第30-32页 |
| 4.1.4 单元的设计规则小结 | 第32-33页 |
| 4.2 标准单元版图版图设计以及抽象视图设计 | 第33-39页 |
| 4.2.1 标准单元的基本类型及驱动能力 | 第33-34页 |
| 4.2.2 版图的设计 | 第34-38页 |
| 4.2.3 标准单元的视图抽取 | 第38-39页 |
| 4.3 标准单元库的设计 | 第39-48页 |
| 4.3.1 标准单元库的设计流程 | 第39-40页 |
| 4.3.2 标准单元库的组成 | 第40-41页 |
| 4.3.3 标准单元物理库的设计流程 | 第41-44页 |
| 4.3.4 标准单元时序库的设计 | 第44-47页 |
| 4.3.5 标准单元时序库的其他文件的生成 | 第47-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第5章 TDC模块电路的设计实现 | 第49-55页 |
| 5.1 在Synopsys Design Compiler中的使用验证 | 第49-51页 |
| 5.1.1 Design Compiler工具介绍 | 第49页 |
| 5.1.2 Design Compiler的综合流程 | 第49-51页 |
| 5.2 在Synopsys IC Compiler中的使用验证 | 第51-54页 |
| 5.2.1 IC Compiler工具介绍 | 第51页 |
| 5.2.2 IC Compiler设计流程 | 第51-54页 |
| 5.2.3 生成版图的相关文件 | 第54页 |
| 5.3 本章小结 | 第54-55页 |
| 第6章 TDC模块电路的仿真与验证 | 第55-59页 |
| 6.1 版图在Cadence公司工具上验证 | 第55-57页 |
| 6.1.1 Synopsys版图导入到Cadence的Virtuoso工具 | 第55-56页 |
| 6.1.2 版图的DRC验证 | 第56-57页 |
| 6.2 TDC模块电路版图的后仿真 | 第57-58页 |
| 6.3 本章小结 | 第58-59页 |
| 第7章 总结与展望 | 第59-61页 |
| 7.1 全文总结 | 第59页 |
| 7.2 课题展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-66页 |
| 攻读硕士学位期间的研究成果 | 第66页 |
