| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 课题研究背景及意义 | 第17-18页 |
| 1.2 国内外相关研究 | 第18-20页 |
| 1.2.1 高速串行接口的研究现状 | 第18页 |
| 1.2.2 光收发模块的研究及发展方向 | 第18-20页 |
| 1.3 论文内容和章节安排 | 第20-23页 |
| 第二章 多路高速串行数据交换技术方案设计与分析 | 第23-33页 |
| 2.1 高速大容量存储阵列总体方案分析 | 第23-26页 |
| 2.2 数据交换与控制板的设计 | 第26-29页 |
| 2.2.1 数据交换与控制板的设计 | 第26-27页 |
| 2.2.2 数据交换与控制板的核心芯片选型 | 第27-29页 |
| 2.3 多路高速串行数据交换技术方案设计 | 第29-31页 |
| 2.4 本章小结 | 第31-33页 |
| 第三章 关键模块设计 | 第33-67页 |
| 3.1 高速串行技术的助推力 | 第33-35页 |
| 3.1.1 串行/解串器（SERDES） | 第33-34页 |
| 3.1.2 线路编码技术 | 第34页 |
| 3.1.3 发送端预加重与接收端均衡技术 | 第34-35页 |
| 3.2 Virtex-6 GTH与GTX收发器的功能结构及其接口设计 | 第35-52页 |
| 3.2.1 Virtex-6 GTH收发器的功能结构 | 第35-40页 |
| 3.2.2 Virtex-6 GTH收发器接口设计 | 第40-47页 |
| 3.2.3 Virtex-6 GTX收发器接口设计 | 第47-52页 |
| 3.3 光纤串行数据交换模块的设计 | 第52-62页 |
| 3.3.1 光收发模块QSFP架构及工作原理 | 第52-55页 |
| 3.3.2 光纤链路硬件设计 | 第55-56页 |
| 3.3.3 光纤串行数据交换模块软件设计 | 第56-62页 |
| 3.4 采样串行数据交换模块软件设计 | 第62-65页 |
| 3.5 本章小结 | 第65-67页 |
| 第四章 供电网络及时钟模块设计 | 第67-87页 |
| 4.1 供电网络设计 | 第67-84页 |
| 4.1.1 电源分配方案 | 第67-77页 |
| 4.1.2 基于Fusion Digital Power Designer软件的电源配置 | 第77-84页 |
| 4.2 时钟模块设计 | 第84-86页 |
| 4.3 本章小结 | 第86-87页 |
| 第五章 实验测试与功能验证 | 第87-99页 |
| 5.1 测试环境搭建 | 第87页 |
| 5.2 基于IBERT高速接口通信测试 | 第87-89页 |
| 5.3 光纤串行数据交换模块测试 | 第89-96页 |
| 5.4 采样串行数据交换模块测试 | 第96-98页 |
| 5.5 本章小结 | 第98-99页 |
| 第六章 总结与展望 | 第99-101页 |
| 参考文献 | 第101-103页 |
| 致谢 | 第103-105页 |
| 作者简介 | 第105-106页 |
