| 中文摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·研究背景 | 第9-10页 |
| ·相关研究 | 第10-12页 |
| ·本文主要工作 | 第12页 |
| ·本文组织结构 | 第12-13页 |
| 第2章 VLSI布图设计和布局方法 | 第13-29页 |
| ·集成电路发展现状 | 第13页 |
| ·VLSI设计流程 | 第13-15页 |
| ·系统规范说明 | 第14页 |
| ·寄存器传输级设计 | 第14-15页 |
| ·逻辑设计 | 第15页 |
| ·电路设计 | 第15页 |
| ·物理设计 | 第15页 |
| ·设计验证 | 第15页 |
| ·布图设计 | 第15-18页 |
| ·版图划分 | 第16页 |
| ·布图规划 | 第16-17页 |
| ·布局 | 第17页 |
| ·布线 | 第17-18页 |
| ·压缩 | 第18页 |
| ·布图规划常见算法 | 第18页 |
| ·布局得表示方法 | 第18-27页 |
| ·可二划分结构 | 第19-20页 |
| ·不可二划分结构 | 第20-27页 |
| ·层次化布局 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第3章 基于约束布局算法的实现 | 第29-54页 |
| ·模拟退火算法及其优化流程 | 第29-35页 |
| ·模拟退火算法简介 | 第29-30页 |
| ·模拟退火算法基本导出 | 第30-32页 |
| ·模拟退火算法的要素 | 第32-34页 |
| ·本文提出的优化流程 | 第34-35页 |
| ·约束问题描述与定义 | 第35-39页 |
| ·约束问题及其定义 | 第35-38页 |
| ·布局问题的描述 | 第38-39页 |
| ·基于B~*-tree的约束布局可行性分析 | 第39-44页 |
| ·水平方向对齐约束模块组的可行性分析 | 第39-40页 |
| ·水平方向对齐约束模块组的可行性分析 | 第40-41页 |
| ·性能约束模块组的可行性分析 | 第41-43页 |
| ·基于B~*-tree表示法的约束布局合法条件 | 第43-44页 |
| ·布局中模块的重叠处理和B~*-tree表示法的扰动机制 | 第44-47页 |
| ·布局中模块的重叠处理 | 第44-45页 |
| ·B~*-tree表示法的扰动机制 | 第45-47页 |
| ·约束的实现 | 第47-52页 |
| ·水平方向对齐约束的实现 | 第48-49页 |
| ·竖直方向对齐约束的实现 | 第49-50页 |
| ·性能约束的实现 | 第50-52页 |
| ·实验结果 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第4章 增量式约束布局的研究 | 第54-63页 |
| ·问题描述 | 第54-55页 |
| ·增量式布局问题分析 | 第55-57页 |
| ·解决方法的可行性分析 | 第57-59页 |
| ·增量式布局问题的解决 | 第59-61页 |
| ·实验结果 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第5章 总结及未来发展 | 第63-66页 |
| ·本文总结 | 第63-64页 |
| ·工作展望 | 第64-66页 |
| ·多约束并存的布局 | 第64-65页 |
| ·时延约束的布局方法 | 第65页 |
| ·精确的增量式布局约束 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-71页 |
| 附录 | 第71页 |