| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究工作的背景和意义 | 第7-8页 |
| ·匹配滤波器在直序扩频中的应用 | 第8-9页 |
| ·通信系统的数字化的实现 | 第9-11页 |
| ·本文的研究内容和章节安排 | 第11-13页 |
| 第二章 匹配滤波器理论 | 第13-35页 |
| ·匹配滤波器原理 | 第13-16页 |
| ·匹配滤波器的主要特性 | 第16-18页 |
| ·脉冲响应h(t)的特点及t0时刻的选取 | 第17页 |
| ·匹配滤波器的输出功率信噪比 | 第17-18页 |
| ·匹配滤波器与相关器的关系 | 第18页 |
| ·匹配滤波器捕获同步原理 | 第18-22页 |
| ·PN码捕获原理 | 第18-20页 |
| ·匹配滤波器搜索同步原理 | 第20-22页 |
| ·匹配滤波器参数设计 | 第22-24页 |
| ·过采样率的选取 | 第22-23页 |
| ·输入样点量化比特数的选取 | 第23-24页 |
| ·匹配滤波器性能仿真 | 第24-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 匹配滤波器的优化设计 | 第35-49页 |
| ·匹配滤波器的设计参数 | 第35-36页 |
| ·简单匹配滤波器 | 第36页 |
| ·带过采样的匹配滤波器 | 第36-38页 |
| ·并行匹配滤波器 | 第38-42页 |
| ·传统FIR结构和倒置型FIR结构对比 | 第38-39页 |
| ·基于D触发器（DFF）的并行匹配滤波器 | 第39-41页 |
| ·基于SRL16 的并行匹配滤波器 | 第41-42页 |
| ·基于SRL16 的并行折叠匹配滤波器 | 第42-48页 |
| ·并行折叠匹配滤波器原理 | 第43-47页 |
| ·折叠率的选择 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 系统的硬件设计 | 第49-59页 |
| ·FPGA介绍 | 第49-53页 |
| ·FPGA简介 | 第49-50页 |
| ·FPGA设计流程 | 第50-51页 |
| ·硬件描述语言VHDL | 第51-53页 |
| ·ModelSim仿真工具介绍 | 第53页 |
| ·硬件测试板简介 | 第53-54页 |
| ·关键芯片介绍 | 第54-58页 |
| ·VGA芯片 | 第54-55页 |
| ·A/D转换芯片 | 第55-56页 |
| ·D/A转换芯片 | 第56-57页 |
| ·FPGA芯片 | 第57页 |
| ·PROM芯片 | 第57-58页 |
| ·硬件实现实物图 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第五章 系统的仿真与实现 | 第59-67页 |
| ·系统测试流程简介 | 第59页 |
| ·简单匹配滤波器仿真与实现 | 第59-61页 |
| ·基于SRL16 的并行匹配滤波器仿真与实现 | 第61-63页 |
| ·基于SRL16 的 4 倍折叠并行匹配滤波器仿真与实现 | 第63-65页 |
| ·仿真分析 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 研究成果 | 第75-76页 |