| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 第一章 绪论 | 第12-19页 |
| ·数字电视的发展与现状 | 第12-14页 |
| ·信道编码理论的发展 | 第14-15页 |
| ·RS码软判决译码理论的发展 | 第15-16页 |
| ·课题研究的目的及意义 | 第16-17页 |
| ·论文的主要工作 | 第17-19页 |
| 第二章 数字电视传输系统中的信道编码技术 | 第19-29页 |
| ·信道编码技术在数字电视中的应用 | 第19-20页 |
| ·DMB-TH系统中的信道编码方案 | 第20-23页 |
| ·DMB-TH系统介绍 | 第20页 |
| ·DMB-TH系统的信道编码方案 | 第20-23页 |
| ·CMMB系统中的信道编码方案 | 第23-26页 |
| ·CMMB系统介绍 | 第23-24页 |
| ·CMMB中的信道编码方案 | 第24-26页 |
| ·DVB-S2系统中的信道编码方案 | 第26-28页 |
| ·DVB-S2系统介绍 | 第26-27页 |
| ·DVB-S2系统中的信道编码方案 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 DMB-TH系统信道编/译码器整体设计 | 第29-35页 |
| ·系统整体设计 | 第29-30页 |
| ·系统硬件平台 | 第30-33页 |
| ·资源估算及开发平台的选择 | 第30-31页 |
| ·ALTERA EP3C25开发平台 | 第31-32页 |
| ·ALTERA EP2S60/EP2S180开发平台 | 第32-33页 |
| ·系统开发软件环境 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 BCH码编/译码理论 | 第35-39页 |
| ·有限域 | 第35-36页 |
| ·BCH码的编码 | 第36-37页 |
| ·BCH码 | 第36-37页 |
| ·RS码 | 第37页 |
| ·BCH码的译码 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第五章 BCH码编/译码器的设计与实现 | 第39-61页 |
| ·DMB-TH系统中BCH码编码器的设计 | 第39-42页 |
| ·串行BCH码编码算法 | 第39-40页 |
| ·并行BCH码编码算法研究 | 第40页 |
| ·并行BCH(1023，1013)编码器的设计 | 第40-41页 |
| ·并行BCH(1023，1013)编码器的FPGA实现 | 第41-42页 |
| ·DMB-TH系统中BCH码译码器的设计与实现 | 第42-48页 |
| ·并行译码算法的研究 | 第42-44页 |
| ·并行BCH(1023，1013)译码器的FPGA实现 | 第44-48页 |
| ·CMMB系统中RS码编码器的设计与实现 | 第48-60页 |
| ·CMMB中RS码的结构 | 第48页 |
| ·伽罗华域元素的加法 | 第48-49页 |
| ·对偶基上伽罗华域元素乘法 | 第49-54页 |
| ·RS(255，239)编码器的FPGA实现 | 第54-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 DMB-TH系统信道编/译码器的测试 | 第61-74页 |
| ·测试平台 | 第61页 |
| ·整体测试方案 | 第61-64页 |
| ·DMB-TH系统信道编码器测试方案 | 第61-62页 |
| ·DMB-TH系统信道译码器测试方案 | 第62-63页 |
| ·测试系统时钟分配 | 第63-64页 |
| ·PC机与编码器的接口电路设计与实现 | 第64-70页 |
| ·DMB-TH系统测试结论 | 第70-73页 |
| ·DMB-TH信道编码器系统测试数据 | 第70-71页 |
| ·DMB-TH信道译码器的系统测试数据 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 第七章 RS码软判决译码的研究 | 第74-83页 |
| ·软判决译码的数学基础 | 第74-75页 |
| ·Guruswami-Sudan算法 | 第75-76页 |
| ·Koetter-Vardy算法 | 第76-82页 |
| ·本章小结 | 第82-83页 |
| 第八章 总结与展望 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 作者简历 | 第86-88页 |
| 学位论文数据集 | 第88页 |
