| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·课题背景及课题意义 | 第7-8页 |
| ·数模转换器的发展历史及研究现状 | 第8-9页 |
| ·课题来源 | 第9页 |
| ·主要研究内容 | 第9-10页 |
| ·论文结构 | 第10-11页 |
| 第2章 过采样数模转换器的结构与基本原理 | 第11-35页 |
| ·量化噪声模型 | 第11-13页 |
| ·量化编码过程 | 第11-12页 |
| ·量化噪声模型 | 第12-13页 |
| ·频域测量的参数 | 第13-18页 |
| ·信噪比（SNR） | 第13-14页 |
| ·无杂散动态范围（SFDR） | 第14-15页 |
| ·谐波失真（HDK） | 第15页 |
| ·全谐波失真（THD） | 第15页 |
| ·信号噪声失真比率（SNDR） | 第15-16页 |
| ·有效位数（ENOB） | 第16页 |
| ·动态范围（DR） | 第16页 |
| ·有效精度带宽（ERB） | 第16-17页 |
| ·互调失真（IMD） | 第17页 |
| ·多通道输入的信噪比 | 第17-18页 |
| ·多通道功率因数（MTPR） | 第18页 |
| ·过采样 | 第18-20页 |
| ·噪声整形 | 第20页 |
| ·过采样∑-△转换技术的历史 | 第20-25页 |
| ·过采样∑-△转换技术的基本原理 | 第21-23页 |
| ·增量调制的基本原理 | 第21-23页 |
| ·过采样∑-△D/A 转换器基本原理 | 第23-25页 |
| ·∑-△调制器的性能分析 | 第25-33页 |
| ·一阶∑-△调制器 | 第25-26页 |
| ·二阶Σ-Δ调制器的传输特性及量化信噪比 | 第26-27页 |
| ·高阶Σ-Δ调制器的传输特性及量化信噪比 | 第27-28页 |
| ·几种典型的调制器 | 第28-29页 |
| ·高阶Σ-Δ调制器稳定性分析 | 第29-33页 |
| ·本章小结 | 第33-35页 |
| 第3章 过采样数模转换器的设计与实现 | 第35-53页 |
| ·Σ-Δ调制器的线性模型及常用结构 | 第35-40页 |
| ·Σ-Δ调制器的线性模型 | 第35-37页 |
| ·调制器的常见结构 | 第37-40页 |
| ·16 bitΣ-Δ调制器的设计实现 | 第40-49页 |
| ·高阶调制器设计的难点与挑战 | 第40-41页 |
| ·噪声传递函数极点的设计 | 第41-43页 |
| ·调制器系数的确定 | 第43-49页 |
| ·Σ-Δ调制器模型的仿真结果 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第4章 过采样数模转换器的FPGA 实现和功能验证 | 第53-65页 |
| ·基于FPGA 的数字设计概论 | 第53-54页 |
| ·验证平台的建立 | 第54-57页 |
| ·UDA1341TS 芯片介绍 | 第54-56页 |
| ·UDA1341TS 的L3 接口 | 第56-57页 |
| ·系统设计方案 | 第57页 |
| ·系统时钟的实现策略 | 第57页 |
| ·系统模块行为级仿真结果 | 第57-59页 |
| ·系统模块的测试变量 | 第57-58页 |
| ·系统模块仿真的时钟实现策略 | 第58-59页 |
| ·系统Modelsim 仿真的结果 | 第59页 |
| ·综合及FPGA 验证结果 | 第59-62页 |
| ·Cyclone 器件介绍 | 第59-61页 |
| ·综合结果 | 第61-62页 |
| ·验证结果 | 第62页 |
| ·本章小结 | 第62-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间发表的学术论文 | 第71-73页 |
| 致谢 | 第73页 |