| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 第一章 绪论 | 第6-8页 |
| §1.1 功率因数校正的意义和发展概况 | 第6-7页 |
| §1.2 论文的主要工作及章节安排 | 第7-8页 |
| 第二章 功率因数校正(PFC)概述 | 第8-18页 |
| §2.1 功率因数校正的相关概念 | 第8-10页 |
| §2.2 有源功率因数校正(APFC)技术 | 第10-14页 |
| §2.3 临界导电模式有源功率因数校正电路基本特性 | 第14-18页 |
| 第三章 XD2662系统设计方案 | 第18-27页 |
| §3.1 芯片设计背景 | 第18页 |
| §3.2 XD2662功能描述及基本特点 | 第18-19页 |
| §3.3 XD2662主要电特性指标 | 第19-21页 |
| §3.4 XD2662系统框图及工作原理 | 第21-23页 |
| §3.5 XD2662典型应用电路 | 第23-27页 |
| 第四章 XD2662芯片子模块设计及仿真验证 | 第27-54页 |
| §4.1 电源调制模块(SUPPLYREG) | 第27-31页 |
| §4.2 欠压锁定模块(UVLO) | 第31-33页 |
| §4.3 乘法器模块(MULTIPLIER) | 第33-39页 |
| §4.4 误差放大器模块(EAMP) | 第39-41页 |
| §4.5 过压保护电路(OVDET、OVP) | 第41-46页 |
| §4.6 启动定时模块(STARTER) | 第46-47页 |
| §4.7 峰值电流比较器模块(ICMP) | 第47-48页 |
| §4.8 零电流检测模块(ZCMP) | 第48-49页 |
| §4.9 禁止模块(DISABLE) | 第49-50页 |
| §4.10 逻辑控制模块(LOGIC) | 第50-52页 |
| §4.11 驱动模块(DRIVER) | 第52-54页 |
| 第五章 XD2662整体仿真验证 | 第54-56页 |
| 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 在读期间研究成果 | 第60-61页 |