基于FPGA的扩频通信基带系统的研究与设计
| 第1章 绪论 | 第1-15页 |
| ·扩频通信概要及其发展 | 第9-11页 |
| ·扩频通信技术概述 | 第9页 |
| ·扩频通信技术的发展与现状 | 第9-11页 |
| ·可编程逻辑器件与EDA技术 | 第11-13页 |
| ·可编程逻辑器件简介 | 第11-12页 |
| ·可编程逻辑器件与EDA技术的结合 | 第12-13页 |
| ·本论文的主要研究内容 | 第13-15页 |
| ·本论文的研究意义 | 第13-14页 |
| ·本论文的研究内容 | 第14-15页 |
| 第2章 扩展频谱通信技术 | 第15-29页 |
| ·扩频通信的基本原理 | 第15-18页 |
| ·扩频通信的理论基础 | 第15-16页 |
| ·扩频通信系统的指标 | 第16页 |
| ·扩频通信的特点 | 第16-17页 |
| ·扩频通信的分类 | 第17-18页 |
| ·直接序列扩频通信系统(DSSS) | 第18-23页 |
| ·直扩通信系统的基本原理 | 第18-20页 |
| ·扩频序列 | 第20-23页 |
| ·扩频通信的同步解扩技术 | 第23-29页 |
| ·伪随机码的同步 | 第23-25页 |
| ·数字匹配滤波器 | 第25-29页 |
| 第3章 系统的设计与实现 | 第29-54页 |
| ·硬件描述语言和开发平台 | 第29-33页 |
| ·系统开发语言Verilog HDL简介 | 第29-30页 |
| ·Xilinx公司的ISE开发系统 | 第30-33页 |
| ·芯片的选择 | 第33-34页 |
| ·系统的功能及硬件结构 | 第34-37页 |
| ·系统的硬件功能结构 | 第35-37页 |
| ·系统的主要技术指标 | 第37页 |
| ·电路的层次设计方法 | 第37-38页 |
| ·系统主要功能模块的设计和实现 | 第38-49页 |
| ·通用异步接收发送器(UART)的设计 | 第38-41页 |
| ·PN码发生器的数字化设计 | 第41-42页 |
| ·扩频调制的实现 | 第42-43页 |
| ·匹配滤波器的设计和实现 | 第43-49页 |
| ·设计实现中注意的问题 | 第49页 |
| ·FPGA的下载配置过程 | 第49-54页 |
| 第4章 系统设计分析 | 第54-59页 |
| ·FPGA设计分析 | 第54-55页 |
| ·同步设计分析 | 第55-56页 |
| ·Verilog HDL语言的使用经验 | 第56-57页 |
| ·调试中的其他问题及解决方法 | 第57-59页 |
| 第5章 结论 | 第59-60页 |
| 攻读学位期间公开发表的论文 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录 | 第65-66页 |
| 研究生履历 | 第66页 |
