| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| 1．1 课题研究背景 | 第11页 |
| 1．2 X微处理器概述 | 第11-13页 |
| 1．3 本文的研究内容 | 第13-14页 |
| 1．4 论文结构 | 第14-15页 |
| 第二章 高性能微处理器验证的相关研究 | 第15-24页 |
| 2．1 模拟验证 | 第15-17页 |
| 2．2 FPGA仿真验证 | 第17-18页 |
| 2．3 形式验证 | 第18-20页 |
| 2．4 静态时序分析 | 第20页 |
| 2．5 系统级验证 | 第20-21页 |
| 2．6 多级验证体系 | 第21-24页 |
| 第三章 浮点部件的功能验证 | 第24-34页 |
| 3．1 浮点部件概述 | 第24-27页 |
| 3．2 验证数据规划 | 第27-29页 |
| 3．3 基于参考模型的验证方法 | 第29-30页 |
| 3．4 基于参考机型的验证方法 | 第30-33页 |
| 3．4．1 验证数据导入导出的关键技术 | 第31-32页 |
| 3．4．2 浮点指令验证实现 | 第32-33页 |
| 3．5 验证的结果分析 | 第33-34页 |
| 第四章 高性能微处理器的FPGA仿真验证 | 第34-51页 |
| 4．1 高性能微处理器FPGA仿真验证实现方法 | 第34-40页 |
| 4．1．1 FPGA设计流程 | 第34-36页 |
| 4．1．2 Virtex-Ⅱ系列FPGA芯片结构分析 | 第36-38页 |
| 4．1．3 XC18V00系列PROM性能分析 | 第38-39页 |
| 4．1．4 FPGA仿真验证流程 | 第39-40页 |
| 4．2 基于系统功能和流水线结构的FPGA划分方法 | 第40-42页 |
| 4．3 虚拟I/O技术 | 第42-43页 |
| 4．4 全芯片FPGA仿真板结构 | 第43-45页 |
| 4．5 系统总线的FPGA仿真验证 | 第45-50页 |
| 4．5．1 总线仿真板 | 第46-47页 |
| 4．5．2 电源板 | 第47页 |
| 4．5．3 PROM子板 | 第47-49页 |
| 4．5．4 系统总线的FPGA仿真实现 | 第49-50页 |
| 4．6 小结 | 第50-51页 |
| 第五章 基于硬件加速器的CPU通用验证平台 | 第51-64页 |
| 5．1 CPU通用验证平台的总体结构 | 第51-54页 |
| 5．2 建立CPU通用验证平台的关键技术 | 第54-59页 |
| 5．2．1 CPU通用验证平台的硬件设计技术 | 第54-55页 |
| 5．2．2 CPU通用验证平台的软件设计技术 | 第55-56页 |
| 5．2．3 日志无损记录技术 | 第56-59页 |
| 5．3 CPU通用验证平台在X微处理器验证工作中的应用 | 第59-63页 |
| 5．3．1 模拟加速验证模式 | 第59-61页 |
| 5．3．2 在线仿真验证模式 | 第61-63页 |
| 5．4 小结 | 第63-64页 |
| 第六章 系统级自动化验证平台 | 第64-70页 |
| 6．1 系统级自动化验证平台的总体结构 | 第64页 |
| 6．2 系统级自动化验证平台的实现 | 第64-68页 |
| 6．3 在CPU系统级功能验证中的应用 | 第68-69页 |
| 6．4 小结 | 第69-70页 |
| 第七章 结束语 | 第70-72页 |
| 7．1 课题的工作总结 | 第70-71页 |
| 7．2 展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 附录A: FPGA仿真板部分电路图 | 第73-76页 |
| 附录B: 攻读硕士学位论文期间发表的论文 | 第76-77页 |
| 参考文献 | 第77-79页 |
