| 第一章 绪论 | 第1-15页 |
| 第一节 视频后处理概述 | 第6-10页 |
| ·为什么需要视频后处理 | 第6-8页 |
| ·视频后处理的主要技术 | 第8-10页 |
| 第二节 当前市场情况 | 第10-12页 |
| 第三节 芯片系统方案 | 第12-13页 |
| 第四节 本文的章节安排 | 第13-15页 |
| 第二章 FPGA结构介绍 | 第15-30页 |
| 第一节 APEX 20K器件简介 | 第15-16页 |
| 第二节 MEGALAB结构 | 第16-28页 |
| ·LAB结构 | 第17-18页 |
| ·LE结构 | 第18-19页 |
| ·进位链 | 第19-20页 |
| ·串行链 | 第20-21页 |
| ·LE工作模式 | 第21-23页 |
| ·快速通道互联 | 第23-25页 |
| ·ESB结构 | 第25-28页 |
| 第三节 输入输出结构 | 第28-29页 |
| 第四节 时钟锁相和发生 | 第29-30页 |
| 第三章 ASIC设计中FPGA原型技术 | 第30-50页 |
| 第一节 为什么使用FPGA原型技术 | 第30-31页 |
| 第二节 ASIC与FPGA实现的区别 | 第31-34页 |
| 第三节 FPGA原型实现流程 | 第34-42页 |
| ·ASIC设计流程 | 第34-38页 |
| ·FPGA原型流程 | 第38-42页 |
| 第四节 相关软件介绍 | 第42-50页 |
| ·Quartus Ⅱ | 第42-44页 |
| ·Certify | 第44-46页 |
| ·Synplify Pro | 第46-48页 |
| ·Amplify Physical Optimizer | 第48-50页 |
| 第四章 视频后处理项目中FPGA原型实现 | 第50-61页 |
| 第一节 结合芯片规模选择FPGA器件 | 第50-51页 |
| 第二节 时钟分配 | 第51-52页 |
| 第三节 RTL代码修改 | 第52-55页 |
| 第四节 FPGA器件映射 | 第55-58页 |
| 第五节 时序分析 | 第58-60页 |
| 第六节 QUARTUS II布局布线 | 第60-61页 |
| 全文总结 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 致谢 | 第65页 |