首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

基于X-DSP的浮点加法器的优化设计与验证

摘要第9-10页
ABSTRACT第10页
第一章 绪论第11-16页
    1.1 课题研究意义第11页
    1.2 课题的研究与发展情况第11-12页
    1.3 课题的研究内容第12-15页
        1.3.1 课题的研究背景第12-14页
        1.3.2 课题的研究内容第14-15页
    1.4 课题的组织结构第15-16页
第二章 浮点加法器的发展过程第16-27页
    2.1 单通路浮点加法器的研究第16-18页
        2.1.1 浮点加法器的运算第16页
        2.1.2 单通路浮点加法器结构第16-17页
        2.1.3 单通路浮点加法器的优化第17-18页
    2.2 双通路浮点加法器的研究第18-24页
        2.2.1 合并舍入的双通路浮点加法器结构第20-21页
        2.2.2 可变延时浮点加法器结构第21-23页
        2.2.3 优化的双通路浮点加法器第23-24页
    2.3 三数据通路浮点加法器的研究第24-27页
第三章 原有的双通路浮点加法器第27-38页
    3.1 对阶移位与预处理第29-34页
        3.1.1 11位复合加法器求阶差第29-30页
        3.1.2 对阶移位模块的设计第30-31页
        3.1.3 浮点加减异常处理模块第31-33页
        3.1.4 舍入判断模块第33-34页
    3.2 浮点加减运算模块第34-36页
        3.2.1 FAR通路中复合加法器第34-36页
    3.3 结果的选择和处理第36-38页
        3.3.1 FAR通路上溢处理模块第36-37页
        3.3.2 CLOSE通路下溢处理模块第37页
        3.3.3 FAR通路尾数调整和指数修正第37-38页
第四章 双通路浮点加法器的优化第38-57页
    4.1 基本的前导1预测模块第40-42页
    4.2 预编码模块第42-46页
    4.3 检测树模块第46-50页
    4.4 LOD模块第50-54页
    4.5 移位和修正模块第54-57页
第五章 双通路浮点加法器的验证和性能评测第57-70页
    5.1 双通路浮点加法器的验证第57-65页
        5.1.1 验证技术和存在的挑战第57-58页
        5.1.2 前导1预测模块的验证第58-60页
        5.1.3 浮点加减指令的验证第60-62页
        5.1.4 基于覆盖率的验证第62-64页
        5.1.5 验证结果第64-65页
    5.2 逻辑综合第65-70页
        5.2.1 逻辑综合注意事项第65-68页
        5.2.2 子模块划分和结构设计第68页
        5.2.3 优化后的综合结果第68-70页
第六章 结束语第70-71页
    6.1 工作总结第70页
    6.2 工作展望第70-71页
致谢第71-72页
参考文献第72-76页
作者在学期间取得的学术成果第76页

论文共76页,点击 下载论文
上一篇:水声阵列宽带自适应波束形成的GPU众核并行计算
下一篇:YHFT-XDSP二级Cache预取优化设计与实现