| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 课题研究背景 | 第12-14页 |
| 1.1.1 “存储墙”问题 | 第12-13页 |
| 1.1.2 DSP片内二级Cache的结构 | 第13-14页 |
| 1.2 存储预取技术相关研究 | 第14-17页 |
| 1.2.1 预取技术 | 第14-15页 |
| 1.2.2 国内外相关研究 | 第15-17页 |
| 1.3 本文所做的工作 | 第17-18页 |
| 1.4 论文的组织结构 | 第18-19页 |
| 第二章 YHFT-XDSP的存储结构及预取 | 第19-27页 |
| 2.1 YHFT-XDSP的总体结构 | 第19-20页 |
| 2.2 YHFT-XDSP二级Cache结构 | 第20-23页 |
| 2.3 二级Cache扩展存储控制器结构和功能 | 第23-24页 |
| 2.4 二级Cache预取结构 | 第24-26页 |
| 2.4.1 各级Cache失效分析 | 第24-25页 |
| 2.4.2 XMC部件的预取优化 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 YHFT-XDSP的二级Cache预取结构设计 | 第27-45页 |
| 3.1 程序预取 | 第27-30页 |
| 3.1.1 分支预测的预取思想 | 第27页 |
| 3.1.2 两位饱和计数器预取策略 | 第27-28页 |
| 3.1.3 跳转和自增产生的预取判别请求 | 第28-30页 |
| 3.2 数据预取 | 第30-33页 |
| 3.2.1 预测的信心机制 | 第30-31页 |
| 3.2.2 预取历史结构表 | 第31-32页 |
| 3.2.3 步长自适应预取的结构设计 | 第32-33页 |
| 3.3 XMC预取缓冲器 | 第33-35页 |
| 3.3.1 程序预取缓冲 | 第34页 |
| 3.3.2 数据预取缓冲 | 第34-35页 |
| 3.4 预取读请求产生及流水线处理 | 第35-40页 |
| 3.4.1 预取读请求产生 | 第35-39页 |
| 3.4.2 预取请求的流水线处理 | 第39-40页 |
| 3.5 L2读写请求处理流程与数据返回 | 第40-44页 |
| 3.5.1 正常读请求处理流程 | 第41-42页 |
| 3.5.2 写请求及数据处理流程 | 第42页 |
| 3.5.3 预取读请求处理流程 | 第42-43页 |
| 3.5.4 读数据返回处理 | 第43-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第四章 功能验证及性能评估 | 第45-61页 |
| 4.1 功能验证 | 第45-55页 |
| 4.1.1 验证平台的搭建 | 第46-50页 |
| 4.1.2 主要功能点 | 第50-51页 |
| 4.1.3 定点激励验证 | 第51-53页 |
| 4.1.4 随机激励验证 | 第53-54页 |
| 4.1.5 覆盖率结果 | 第54-55页 |
| 4.2 系统级性能评估 | 第55-58页 |
| 4.3 综合结果 | 第58-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 结束语 | 第61-63页 |
| 5.1 工作总结 | 第61-62页 |
| 5.2 工作展望 | 第62-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 作者在学期间取得的学术成果 | 第68页 |