| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 课题研究背景及意义 | 第9页 |
| 1.2 ADC发展现状 | 第9-11页 |
| 1.3 本论文的结构安排 | 第11-12页 |
| 第二章 ADC概述 | 第12-28页 |
| 2.1 ADC原理 | 第12-13页 |
| 2.2 ADC性能参数 | 第13-16页 |
| 2.2.1 静态参数 | 第14-15页 |
| 2.2.2 动态参数 | 第15-16页 |
| 2.3 几种典型ADC结构 | 第16-25页 |
| 2.3.1 Flash ADC | 第16-18页 |
| 2.3.2 两步（Two-Step）ADC | 第18-19页 |
| 2.3.3 插值（Interpolation）ADC | 第19-20页 |
| 2.3.4 折叠（Folding）ADC | 第20-22页 |
| 2.3.5 流水线（Pipeline）ADC | 第22-23页 |
| 2.3.6 逐次逼近（SAR）ADC | 第23-24页 |
| 2.3.7 过采样（Σ-Δ）ADC | 第24-25页 |
| 2.3.8 各种ADC性能比较 | 第25页 |
| 2.4 电流工作模式电路概述及其在ADC设计中的应用 | 第25-27页 |
| 2.4.1 CML电路原理 | 第25-26页 |
| 2.4.2 CML电路在ADC设计中的应用 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 4-Bit 5GSPS ADC电路设计 | 第28-51页 |
| 3.1 系统结构 | 第28-29页 |
| 3.2 各模块电路设计 | 第29-50页 |
| 3.2.1 预放大器网络设计 | 第29-39页 |
| 3.2.1.1 插值技术的选取 | 第29-31页 |
| 3.2.1.2 电阻均值技术 | 第31-32页 |
| 3.2.1.3 边界电路的设计 | 第32-36页 |
| 3.2.1.4 预放大器网络的设计 | 第36-39页 |
| 3.2.2 比较器电路的设计 | 第39-48页 |
| 3.2.2.1 比较器原理 | 第39-40页 |
| 3.2.2.2 比较器的特性分析 | 第40-43页 |
| 3.2.2.3 比较器电路的设计 | 第43-48页 |
| 3.2.3 编码器电路的设计 | 第48-50页 |
| 3.3 本章小结 | 第50-51页 |
| 第四章 ADC版图设计与仿真结果 | 第51-61页 |
| 4.1 版图设计 | 第51-56页 |
| 4.1.1 概述 | 第51页 |
| 4.1.2 版图设计的考虑 | 第51-54页 |
| 4.1.3 ADC版图设计 | 第54-56页 |
| 4.2 仿真结果 | 第56-59页 |
| 4.2.1 功能仿真 | 第56页 |
| 4.2.2 参数仿真 | 第56-59页 |
| 4.3 本章小结 | 第59-61页 |
| 第五章 总结与展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻硕期间取得的研究成果 | 第66-67页 |