| 目录 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第7-9页 |
| ·研究意义和背景 | 第7-8页 |
| ·论文的组织安排 | 第8-9页 |
| 第2章 过采样型ΣΔA/D转换器的概述 | 第9-16页 |
| ·过采样技术 | 第9页 |
| ·ΣΔA/D转换器原理简介 | 第9-12页 |
| ·ΣΔA/D调制器的通用架构 | 第12-16页 |
| ·单级拓扑结构 | 第12-14页 |
| ·多比特ΣΔA/D调制器 | 第14页 |
| ·多级拓扑结构 | 第14-16页 |
| 第3章 过采样型ΣΔA/D转换器的非理想特性 | 第16-30页 |
| ·运放的非理想特性 | 第16-19页 |
| ·离散时间型积分器中的运放特性 | 第16-18页 |
| ·连续时间型积分器中的运放 | 第18-19页 |
| ·量化器的非理想特性 | 第19-23页 |
| ·量化器中比较器的延时(Excess Loop Delay) | 第19-22页 |
| ·比较器的失调 | 第22页 |
| ·比较器的迟滞效应 | 第22页 |
| ·比较器的亚稳态 | 第22-23页 |
| ·时钟抖动敏感性 | 第23-26页 |
| ·离散时间型ΣΔA/D调制器中的时钟抖动 | 第23页 |
| ·连续时间型ΣΔA/D调制器中的时钟抖动 | 第23-26页 |
| ·多比特反馈DAC的元件失配 | 第26-27页 |
| ·环路滤波器系数偏差 | 第27-28页 |
| ·离散时间型和连续时间型ΣΔA/D调制器的比较 | 第28-30页 |
| ·设计工艺实现 | 第28页 |
| ·低电压工作 | 第28页 |
| ·工作速度 | 第28页 |
| ·功耗 | 第28-29页 |
| ·抗混叠滤波器特性 | 第29页 |
| ·时钟抖动的敏感度 | 第29页 |
| ·对工艺、温度变化的敏感度 | 第29页 |
| ·环路滤波器随时钟频率的比例特性 | 第29-30页 |
| 第4章 连续时间型ΣΔA/D调制器环路滤波器的设计 | 第30-44页 |
| ·从离散时间型到连续时间型ΣΔA/D调制器的等效变换方法 | 第30-34页 |
| ·引入额外环路延时补偿技术的冲激不变法 | 第34-37页 |
| ·本征的抗混叠特性 | 第37-40页 |
| ·连续时间型ΣΔA/D调制器的设计流程 | 第40-44页 |
| 第5章 连续时间型ΣΔA/D调制器的系统级建模 | 第44-59页 |
| ·高速ΣΔA/D调制器的体系结构级设计考虑 | 第44页 |
| ·设计采用的连续时间型ΣΔA/D调制器体系结构 | 第44-54页 |
| ·单比特量化与多比特量化 | 第48-49页 |
| ·无源R-C低通滤波器的引入 | 第49-50页 |
| ·信号求和模块的转移 | 第50-51页 |
| ·数据轮转算法 | 第51-53页 |
| ·调制器中积分器增益因子的优化 | 第53-54页 |
| ·连续时间型ΣΔA/D调制器的系统级建模 | 第54-59页 |
| ·反馈DAC波形的选择 | 第54-55页 |
| ·运放的有限增益带宽 | 第55-56页 |
| ·量化器的失调 | 第56-57页 |
| ·RC时间常数的偏差 | 第57-59页 |
| 第6章 芯片测试及实验结果 | 第59-69页 |
| ·版图的设计考虑 | 第59-62页 |
| ·测试PCB版的设计 | 第62-65页 |
| ·测试环境的建立 | 第65-66页 |
| ·测试结果分析比较 | 第66-69页 |
| 第7章 总结和展望 | 第69-73页 |
| ·未来工作的展望 | 第69页 |
| ·进一步降低功耗的实践 | 第69-72页 |
| ·论文总结 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
