| 目录 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第7-11页 |
| ·课题的研究背景及意义 | 第7-10页 |
| ·论文的主要工作和贡献 | 第10页 |
| ·论文的组织安排 | 第10-11页 |
| 第二章 D/A转换器基本结构及性能参数 | 第11-32页 |
| ·D/A转换器主要转换网络 | 第12-15页 |
| ·电压型D/A转换器 | 第12-13页 |
| ·电荷分配型D/A转换器 | 第13-14页 |
| ·电流型D/A转换器 | 第14-15页 |
| ·D/A转换器的结构 | 第15-17页 |
| ·二进制权重结构 | 第15-16页 |
| ·温度计译码结构 | 第16页 |
| ·分段式译码结构 | 第16-17页 |
| ·性能参数 | 第17-27页 |
| ·静态性能参数 | 第18-24页 |
| ·动态性能参数 | 第24-27页 |
| ·非线性补偿方法 | 第27-28页 |
| ·电流源排布 | 第27页 |
| ·电路技术 | 第27-28页 |
| ·校准方法 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 14bit,100MS/s DAC工作原理介绍 | 第32-36页 |
| ·校准原理分析 | 第33-34页 |
| ·折叠输出级及自归零技术(RTZ) | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 14bit,100MS/s DAC的电路设计 | 第36-62页 |
| ·自校准电路 | 第36-46页 |
| ·校准环路的稳定性 | 第37-38页 |
| ·校准精度问题 | 第38-39页 |
| ·保持电容C_(hold)的选取 | 第39-42页 |
| ·自校准周期优化 | 第42页 |
| ·毛刺消除电路 | 第42-44页 |
| ·自校准时序设计 | 第44-46页 |
| ·电流源失配分析及计算 | 第46-53页 |
| ·MOS管电流源本征匹配特性 | 第46-49页 |
| ·高位电流源(MSB)失配计算 | 第49-52页 |
| ·中间电流源(ULSB)失配计算 | 第52-53页 |
| ·输出级设计 | 第53-57页 |
| ·输入数字模块 | 第57-60页 |
| ·仿真结果 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 版图设计及测试结果 | 第62-70页 |
| ·版图设计 | 第62-64页 |
| ·电流源版图设计 | 第62-63页 |
| ·芯片照片 | 第63-64页 |
| ·测试方案及结果 | 第64-69页 |
| ·PCB设计 | 第64-65页 |
| ·静态性能测试 | 第65-66页 |
| ·动态性能测试 | 第66-69页 |
| ·测试结果小结 | 第69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |