| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题来源及研究的目的和意义 | 第9-10页 |
| 1.2 伺服控制系统的研究现状 | 第10-15页 |
| 1.2.1 伺服控制器硬件的研究现状 | 第10-13页 |
| 1.2.2 工业总线的研究现状 | 第13页 |
| 1.2.3 伺服控制算法的研究现状分析 | 第13-15页 |
| 1.3 本文主要内容及章节安排 | 第15-17页 |
| 第2章 系统要求与方案设计 | 第17-23页 |
| 2.1 系统要求 | 第17-19页 |
| 2.1.1 功能要求 | 第18页 |
| 2.1.2 性能要求 | 第18-19页 |
| 2.2 方案设计 | 第19-22页 |
| 2.2.1 轴控制器方案设计 | 第19-20页 |
| 2.2.2 主控制器方案设计 | 第20-21页 |
| 2.2.3 网络通信方案设计 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 基于FPGA+DSP的轴控制器设计 | 第23-48页 |
| 3.1 功能分析 | 第23-24页 |
| 3.2 核心器件选择 | 第24页 |
| 3.3 硬件电路设计 | 第24-30页 |
| 3.3.1 核心控制版设计 | 第24-25页 |
| 3.3.2 载板设计 | 第25-30页 |
| 3.4 软件程序设计 | 第30-37页 |
| 3.4.1 FPGA程序设计 | 第30-36页 |
| 3.4.2 DSP程序设计 | 第36-37页 |
| 3.5 控制算法 | 第37-46页 |
| 3.5.1 串联校正 | 第38-41页 |
| 3.5.2 并联校正 | 第41-42页 |
| 3.5.3 复合校正 | 第42-43页 |
| 3.5.4 控制器设计 | 第43-44页 |
| 3.5.5 控制器实现 | 第44-46页 |
| 3.6 实验验证 | 第46-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第4章 基于FPGA+ARM的主控制器设计 | 第48-60页 |
| 4.1 功能分析 | 第48页 |
| 4.2 核心器件选择 | 第48-49页 |
| 4.3 硬件电路设计 | 第49-55页 |
| 4.3.1 核心控制器 | 第49-50页 |
| 4.3.2 载板设计 | 第50-55页 |
| 4.4 程序设计 | 第55-58页 |
| 4.4.1 FPGA程序设计 | 第55-56页 |
| 4.4.2 ARM程序设计 | 第56-58页 |
| 4.5 实验验证 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第5章 基于ET1100 的Ether CAT实时总线设计 | 第60-71页 |
| 5.1 引言 | 第60页 |
| 5.2 Ether CAT总体构架 | 第60-61页 |
| 5.3 器件选择 | 第61-62页 |
| 5.4 硬件电路设计 | 第62-63页 |
| 5.5 软件程序设计 | 第63-68页 |
| 5.5.1 NIOS II软核设计 | 第63-66页 |
| 5.5.2 NIOS II软件程序设计 | 第66-68页 |
| 5.6 Ether CAT主从站之间通信功能的测试 | 第68-69页 |
| 5.7 本章小结 | 第69-71页 |
| 结论 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77页 |