基于计算模型的体系结构模拟器研究
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 引言 | 第11-15页 |
| 第2章 模拟器的组成 | 第15-21页 |
| 2.1. 模拟器的概念 | 第15页 |
| 2.2. 模拟器的模块 | 第15-19页 |
| 2.2.1. 流水线模拟 | 第16-18页 |
| 2.2.2. 高速缓存模拟 | 第18页 |
| 2.2.3. 输入输出设备模拟 | 第18页 |
| 2.2.4. 硬件部件交互模拟 | 第18-19页 |
| 2.3. 模拟器的主要参数 | 第19页 |
| 2.4. 本章小结 | 第19-21页 |
| 第3章 模拟器抽象层次的分析 | 第21-29页 |
| 3.1. 模拟器抽象层次的分类 | 第21-22页 |
| 3.2. 周期精确模拟器的设计模式 | 第22-23页 |
| 3.2.1. 周期精确模拟器的问题分析 | 第23页 |
| 3.3. 基于部分抽象模型的设计模式 | 第23-25页 |
| 3.3.1. 部分抽象模型的问题分析 | 第24-25页 |
| 3.4. 基于计算模型模拟器的设计模式 | 第25-28页 |
| 3.4.1. 基于计算模型模拟器的优势 | 第26-27页 |
| 3.4.2. 基于计算模型模拟器的挑战 | 第27-28页 |
| 3.5. 本章小结 | 第28-29页 |
| 第4章 基于计算模型模拟器的设计 | 第29-39页 |
| 4.1. 基于计算模型模拟器的整体架构 | 第29-30页 |
| 4.2. 计算模型的分析和提取 | 第30-32页 |
| 4.2.1. 算术逻辑指令 | 第30-31页 |
| 4.2.2. 分支跳转指令 | 第31-32页 |
| 4.2.3. 内存访问指令 | 第32页 |
| 4.3. 乱序执行流水线计算模型的设计 | 第32-35页 |
| 4.3.1. 基于计算模型的乱序执行流水线的建立 | 第33-34页 |
| 4.3.2. 基于计算模型的乱序执行流水线的过程 | 第34-35页 |
| 4.4. 分支预测错误计算模型的设计 | 第35-36页 |
| 4.4.1. 基于计算模型的分支预测器的建立 | 第35-36页 |
| 4.4.2. 基于计算模型的分支预测器的集成 | 第36页 |
| 4.5. 高速缓存失效计算模型的设计 | 第36-37页 |
| 4.5.1. 基于计算模型的高速缓存器的建立 | 第36-37页 |
| 4.5.2. 基于计算模型的高速缓存器的集成 | 第37页 |
| 4.6. 本章小结 | 第37-39页 |
| 第5章 实验评估 | 第39-51页 |
| 5.1. 基于计算模型模拟器的实现 | 第39-41页 |
| 5.1.1. 模拟器架构的选择 | 第39-40页 |
| 5.1.2. 计算模型中数据结构的使用 | 第40页 |
| 5.1.3. 计算模块之间交互接口的设计 | 第40-41页 |
| 5.1.4. 指令集的支持 | 第41页 |
| 5.2. 实验环境 | 第41-43页 |
| 5.3. 精确性评估结果 | 第43-47页 |
| 5.3.1. 平均每条指令的时钟周期的误差率 | 第43-44页 |
| 5.3.2. 高速缓存命中率的误差率 | 第44-47页 |
| 5.4. 性能加速评估结果 | 第47-50页 |
| 5.4.1. 性能加速比 | 第47-49页 |
| 5.4.2. 实际运行速度 | 第49-50页 |
| 5.5. 本章小结 | 第50-51页 |
| 第6章 相关工作 | 第51-57页 |
| 6.1. 模拟器的性能优化 | 第51-55页 |
| 6.1.1. 基于FPGA的加速技术 | 第51-52页 |
| 6.1.2. 采样加速技术 | 第52-54页 |
| 6.1.3. 并行加速技术 | 第54-55页 |
| 6.2. 模拟器的架构优化 | 第55-56页 |
| 6.2.1. 基于松耦合结构的模拟器 | 第55-56页 |
| 6.2.2. 基于高度抽象层次模型的模拟器 | 第56页 |
| 6.3. 本章小结 | 第56-57页 |
| 第7章 总结 | 第57-58页 |
| 参考文献 | 第58-63页 |
| 后记 | 第63-64页 |
