| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第9-14页 |
| 1.1 课题的研究意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-11页 |
| 1.3 课题任务 | 第11-12页 |
| 1.4 本文结构安排 | 第12-14页 |
| 第二章 数字T/R测试仪基带发生与接收模块的总体设计 | 第14-23页 |
| 2.1 数字T/R组件测试仪概述 | 第14-16页 |
| 2.1.1 数字T/R组件简介 | 第14-15页 |
| 2.1.2 数字T/R组件测试仪简介 | 第15页 |
| 2.1.3 数字T/R组件测试仪的系统组成及工作原理 | 第15-16页 |
| 2.2 基带信号发生与接收模块信号模式简介 | 第16-19页 |
| 2.2.1 A/C模式询问信号 | 第16-17页 |
| 2.2.2 S模式询问信号 | 第17-18页 |
| 2.2.3 A/C模式应答信号 | 第18页 |
| 2.2.4 S模式应答信号 | 第18-19页 |
| 2.3 基带信号发生与接收模块的系统分析 | 第19-21页 |
| 2.3.1 基带信号发生与接收模块的设计指标 | 第19页 |
| 2.3.2 基带信号发生与接收模块的总体方案设计 | 第19-21页 |
| 2.4 基带信号发生及解调模块设计分析 | 第21-22页 |
| 2.4.1 基带信号发生模块设计分析 | 第21-22页 |
| 2.4.2 基带信号解调模块设计分析 | 第22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 基带信号发生与接收模块电路设计 | 第23-34页 |
| 3.1 信号发生模块的电路设计 | 第23-25页 |
| 3.1.1 信号发生模块电路总体设计 | 第23页 |
| 3.1.2 高速D/A芯片AD9957工作电路设计 | 第23-25页 |
| 3.2 信号接收模块电路设计分析 | 第25-27页 |
| 3.3 并行数据传输模块电路设计 | 第27-29页 |
| 3.4 USB接口通信电路设计 | 第29-30页 |
| 3.4.1 CY7C68013 USB控制电路设计 | 第29页 |
| 3.4.2 ESD保护电路设计 | 第29-30页 |
| 3.5 辅助电路的设计 | 第30-32页 |
| 3.5.1 FPGA配置电路 | 第30-31页 |
| 3.5.2 电源电路设计 | 第31-32页 |
| 3.6 印制板的绘制 | 第32-33页 |
| 3.7 本章小结 | 第33-34页 |
| 第四章 基带信号发生与接收模块逻辑设计 | 第34-68页 |
| 4.1 信号发生与接收模块的整体逻辑设计 | 第34-44页 |
| 4.1.1 信号发生模块的逻辑设计 | 第34-35页 |
| 4.1.2 信号发生模块的调制方式 | 第35-38页 |
| 4.1.3 信号发生模块的逻辑实现 | 第38-44页 |
| 4.2 信号接收模块的逻辑设计 | 第44-52页 |
| 4.2.1 信号接收模块的解调方式 | 第44-45页 |
| 4.2.2 信号接收模块的逻辑实现 | 第45-52页 |
| 4.3 并行数据接收发送模块逻辑设计 | 第52-59页 |
| 4.3.1 并行数据发送单元逻辑设计与实现 | 第53-56页 |
| 4.3.2 并行数据接收单元逻辑设计与实现 | 第56-59页 |
| 4.4 USB接口模块逻辑设计 | 第59-67页 |
| 4.4.1 USB接口模块逻辑设计 | 第59-64页 |
| 4.4.2 USB接口模块逻辑实现 | 第64-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 模块的验证与测试 | 第68-77页 |
| 5.1 信号发生模块的验证与测试 | 第68-72页 |
| 5.1.1 编码逻辑单元仿真验证 | 第68-69页 |
| 5.1.2 编码逻辑单元的调试与验证 | 第69-71页 |
| 5.1.3 信号发生模块的验证 | 第71-72页 |
| 5.2 信号接收模块的验证与测试 | 第72-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第六章 结论与展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 附录 | 第82-83页 |
| 攻硕期间取得的研究成果 | 第83-84页 |
