100G以太网PCS子层研究及其在FPGA的实现
摘要 | 第1-6页 |
ABSTRACT | 第6-12页 |
第一章 引言 | 第12-15页 |
·研究目的与意义 | 第12页 |
·国内外研究状况 | 第12-13页 |
·设计目标和主要设计内容 | 第13-14页 |
·设计目标 | 第13页 |
·主要设计内容 | 第13-14页 |
·论文组织结构 | 第14-15页 |
第二章 高速以太网概述 | 第15-21页 |
·以太网简介 | 第15-16页 |
·以太网优点和发展动向 | 第16-18页 |
·100G 以太网介绍 | 第18-20页 |
·100G 以太网需求 | 第18-19页 |
·100G 以太网发展 | 第19页 |
·100G 以太网关键技术 | 第19-20页 |
·小结 | 第20-21页 |
第三章 100G 以太网PCS 子层研究 | 第21-34页 |
·100G 以太网体系结构 | 第21-22页 |
·100G 以太网物理层 | 第22-23页 |
·100G 以太网PCS 子层 | 第23-33页 |
·PCS 子层提供的服务 | 第23页 |
·PCS 子层内部功能研究 | 第23-32页 |
·MII 接口 | 第24-25页 |
·64B/66B 编解码 | 第25-29页 |
·100G 以太网数据流扰码 | 第29页 |
·多通道分发核心机制 | 第29-32页 |
·PCS 子层管理 | 第32-33页 |
·小结 | 第33-34页 |
第四章 100G 以太网PCS 子层设计及实现 | 第34-62页 |
·PCS 子层功能模块划分及简要说明 | 第34页 |
·数据发送模块的设计及实现 | 第34-40页 |
·数据发送模块子模块划分 | 第34-35页 |
·64B/66B 编码模块 | 第35页 |
·100G 数据流扰码模块 | 第35-36页 |
·块分发模块 | 第36-37页 |
·插入对齐字模块 | 第37-40页 |
·方法与步骤 | 第38-39页 |
·BIP 计算处理 | 第39-40页 |
·数据接收模块的设计及实现 | 第40-52页 |
·子模块划分 | 第40-41页 |
·通道块同步模块 | 第41-44页 |
·通道对齐、重排和删除模块 | 第44-49页 |
·方法与步骤 | 第45页 |
·识别虚通道对齐标识码块 | 第45-48页 |
·BIP 校验 | 第48-49页 |
·缓存FIFO | 第49页 |
·BER 检测模块 | 第49-50页 |
·块解分发模块 | 第50-51页 |
·100GE 数据流解扰模块 | 第51页 |
·64B/66B 解码模块 | 第51-52页 |
·prb_s1_rx_type 子模块 | 第51页 |
·prb_s2_rx_fsm 子模块 | 第51-52页 |
·自同步扰码设计及实现 | 第52-60页 |
·扰码基本原理简介 | 第53页 |
·扰码器分类 | 第53页 |
·自同步扰码 | 第53-55页 |
·并行自同步扰码算法实现 | 第55-58页 |
·100G 以太网扰码方案分析及其设计 | 第58-60页 |
·结论 | 第60页 |
·同步FIFO | 第60-61页 |
·小结 | 第61-62页 |
第五章 开发工具简介 | 第62-70页 |
·硬件平台 | 第62-64页 |
·FPGA 简介 | 第62-63页 |
·FPGA 的选择 | 第63-64页 |
·软件介绍 | 第64-66页 |
·QuestaSim 6.3G 验证工具 | 第65页 |
·Xilinx ISE | 第65-66页 |
·FPGA 设计流程 | 第66-68页 |
·VERILOGHDL 硬件描述语言 | 第68-69页 |
·本章小结 | 第69-70页 |
第六章 设计结果的验证与仿真 | 第70-84页 |
·测试方案 | 第70-73页 |
·综合资源 | 第73-74页 |
·系统功能的仿真 | 第74-83页 |
·通道块同步模块功能仿真 | 第75-76页 |
·虚通道对齐、重排和删除模块功能仿真 | 第76-77页 |
·块分发和块解分发模块功能仿真 | 第77-78页 |
·插入对齐字模块功能仿真 | 第78-79页 |
·加解扰模块功能仿真 | 第79-81页 |
·64B/66B 编解码模块功能仿真 | 第81-82页 |
·数据流比较 | 第82-83页 |
·小结 | 第83-84页 |
第七章 结束语 | 第84-86页 |
·结论 | 第84页 |
·进一步的工作方向 | 第84-86页 |
致谢 | 第86-87页 |
参考文献 | 第87-90页 |
攻硕期间取得的成果 | 第90-91页 |