基于FPGA的SATA控制器的设计及实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究的背景和意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.3 本文主要内容及安排 | 第20-22页 |
| 第二章 SATA标准协议分析 | 第22-44页 |
| 2.1 SATA标准协议概述 | 第22-25页 |
| 2.1.1 SATA标准协议发展 | 第22-23页 |
| 2.1.2 SATA标准接口电气特性 | 第23-25页 |
| 2.1.3 SATA协议结构 | 第25页 |
| 2.2 物理层分析 | 第25-30页 |
| 2.2.1 物理层内部结构 | 第26-27页 |
| 2.2.2 带外信号（OOB） | 第27-29页 |
| 2.2.3 物理层初始化过程 | 第29-30页 |
| 2.3 数据链路层分析 | 第30-37页 |
| 2.3.1 数据链路层结构 | 第30-31页 |
| 2.3.2 帧的传输和原语 | 第31-35页 |
| 2.3.3 8b/10b编码 | 第35-36页 |
| 2.3.4 CRC校验 | 第36-37页 |
| 2.3.5 扰码 | 第37页 |
| 2.4 传输层分析 | 第37-41页 |
| 2.4.1 传输层的功能分析 | 第37-38页 |
| 2.4.2 传输层帧说明 | 第38-41页 |
| 2.5 命令层分析 | 第41-42页 |
| 2.6 应用层分析 | 第42页 |
| 2.7 本章小结 | 第42-44页 |
| 第三章 SATA控制器实现方案 | 第44-66页 |
| 3.1 SATA控制器整体架构 | 第44-45页 |
| 3.2 物理层的设计及其实现 | 第45-48页 |
| 3.2.1 物理层功能模块 | 第45-46页 |
| 3.2.2 高速串口IP设计 | 第46页 |
| 3.2.3 物理层初始化状态机 | 第46-48页 |
| 3.3 链路层的设计及其实现 | 第48-57页 |
| 3.3.1 数据链路层的功能模块 | 第48-49页 |
| 3.3.2 链路层的状态机 | 第49-53页 |
| 3.3.3 32位并行CRC校验模块 | 第53-54页 |
| 3.3.4 32位并行扰码模块 | 第54页 |
| 3.3.5 链路层时序设计 | 第54-57页 |
| 3.4 传输层的设计及其实现 | 第57-63页 |
| 3.4.1 传输层的结构 | 第57-58页 |
| 3.4.2 传输层的状态机转换 | 第58-61页 |
| 3.4.3 传输层的时序设计 | 第61-63页 |
| 3.5 命令层的设计及其实现 | 第63-64页 |
| 3.5.1 命令层总体设计 | 第63-64页 |
| 3.5.2 DMA工作流程 | 第64页 |
| 3.6 本章小结 | 第64-66页 |
| 第四章 SATA控制器测试 | 第66-84页 |
| 4.1 测试平台搭建 | 第66-67页 |
| 4.2 物理层测试实例 | 第67-68页 |
| 4.3 链路层测试实例 | 第68-76页 |
| 4.3.1 CRC验证和加扰码测试 | 第68-70页 |
| 4.3.2 数据链路层发送测试 | 第70-73页 |
| 4.3.3 数据链路层接收测试 | 第73-75页 |
| 4.3.4 ALIGN原语仿真 | 第75-76页 |
| 4.4 传输层发送过程测试 | 第76-78页 |
| 4.5 整体数据传输测试 | 第78-82页 |
| 4.5.1 整体测试框架 | 第78页 |
| 4.5.2 连续发送测试 | 第78-80页 |
| 4.5.3 复杂情况的发送测试 | 第80-82页 |
| 4.6 本章小结 | 第82-84页 |
| 第五章 总结与展望 | 第84-86页 |
| 5.1 总结 | 第84-85页 |
| 5.2 展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
