| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 引言 | 第7页 |
| 1.2 CCSDS图像压缩标准 | 第7-8页 |
| 1.3 本文的研究内容 | 第8-11页 |
| 第二章 CCSDS图像压缩算法简介 | 第11-23页 |
| 2.1 引言 | 第11页 |
| 2.2 小波变换 | 第11-12页 |
| 2.2.1 提升结构 | 第11-12页 |
| 2.2.2 小波变换的输出数据位宽 | 第12页 |
| 2.3 位平面编码器 | 第12-19页 |
| 2.3.1 基本概念 | 第13-14页 |
| 2.3.2 位平面编码器框架 | 第14页 |
| 2.3.3 无损信源编码器 | 第14-16页 |
| 2.3.4 AC系数量化编码器(BPE) | 第16-19页 |
| 2.4 CCSDS算法性能分析 | 第19-22页 |
| 2.4.1 不同编码选项下的算法性能 | 第19-20页 |
| 2.4.2 同JPEG2000和SPIHT算法的性能比较 | 第20-22页 |
| 2.5 本章小节 | 第22-23页 |
| 第三章 CCSDS算法硬件实现关键技术 | 第23-37页 |
| 3.1 引言 | 第23页 |
| 3.2 浮点乘法的整数化 | 第23-24页 |
| 3.3 基于行的小波变换结构 | 第24-28页 |
| 3.3.1 基于行的小波变换原理 | 第24-26页 |
| 3.3.2 硬件结构 | 第26-28页 |
| 3.3.3 硬件资源 | 第28页 |
| 3.4 比特平面并行编码结构 | 第28-31页 |
| 3.4.1 状态信息的获取 | 第29页 |
| 3.4.2 并行编码原理 | 第29-30页 |
| 3.4.3 硬件结构 | 第30-31页 |
| 3.4.4 硬件资源 | 第31页 |
| 3.5 码流组织模块结构 | 第31-33页 |
| 3.5.1 SRAM空间的划分 | 第31-32页 |
| 3.5.2 硬件结构 | 第32-33页 |
| 3.5.3 硬件资源 | 第33页 |
| 3.6 CCSDS硬件编码系统 | 第33-35页 |
| 3.7 本章小节 | 第35-37页 |
| 第四章 小波域数据组织方法 | 第37-41页 |
| 4.1 引言 | 第37页 |
| 4.2 小波域数据组织原理 | 第37-39页 |
| 4.2.1 小波各子带输出时序 | 第37页 |
| 4.2.2 小波系数缓存的划分和读写调度 | 第37-38页 |
| 4.2.3 小波各子带缓冲区轮询策略 | 第38-39页 |
| 4.3 硬件结构和资源 | 第39-40页 |
| 4.3.1 硬件结构 | 第39-40页 |
| 4.3.2 仿真时序 | 第40页 |
| 4.3.3 硬件资源 | 第40页 |
| 4.4 本章小节 | 第40-41页 |
| 第五章 结束语 | 第41-43页 |
| 致谢 | 第43-45页 |
| 参考文献 | 第45-49页 |
| 研究成果 | 第49-50页 |