| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 引言 | 第10-15页 |
| 1.1 课题意义 | 第10-11页 |
| 1.2 国内外的研究现状 | 第11-13页 |
| 1.2.1 超低功耗 | 第11-12页 |
| 1.2.2 超高精度 | 第12页 |
| 1.2.3 超高采样率 | 第12-13页 |
| 1.3 论文的主要组织结构 | 第13-15页 |
| 第二章 SAR ADC的定义与系统架构 | 第15-40页 |
| 2.1 ADC的定义 | 第15-16页 |
| 2.2 SAR ADC的基本工作原理 | 第16-18页 |
| 2.3 SAR ADC的架构 | 第18-38页 |
| 2.3.1 采样/保持电路和模拟开关 | 第19-24页 |
| 2.3.2 DAC电路结构 | 第24-33页 |
| 2.3.3 比较器 | 第33-38页 |
| 2.4 SAR ADC的优缺点 | 第38-39页 |
| 2.5 小结 | 第39-40页 |
| 第三章 采用“电荷重分配型”的SAR ADC的电路实现 | 第40-74页 |
| 3.1 并行二进制权电容阵列DAC | 第40-47页 |
| 3.1.1 传统的电荷重分配式电容阵列DAC | 第40-41页 |
| 3.1.2 改进型电容阵列DAC（分段式电容阵列DAC） | 第41-42页 |
| 3.1.3 本设计中的电容阵列DAC | 第42-45页 |
| 3.1.4 电容值的计算 | 第45-46页 |
| 3.1.5 电容阵列的失配误差 | 第46-47页 |
| 3.2 比较器的设计 | 第47-59页 |
| 3.2.1 第一，二级结构 | 第49-53页 |
| 3.2.2 第三级结构 | 第53-57页 |
| 3.2.3 动态Latch级 | 第57-58页 |
| 3.2.4 RS单元 | 第58-59页 |
| 3.3 采样保持电路与模拟开关 | 第59-66页 |
| 3.3.1 采样保持电路——电容下极板采样 | 第59-60页 |
| 3.3.2 模拟开关设计 | 第60-66页 |
| 3.4 数字单元 | 第66-71页 |
| 3.4.1 接口框图 | 第67-68页 |
| 3.4.2 时序定义 | 第68-69页 |
| 3.4.3 电路实现 | 第69-71页 |
| 3.5 数字校准模块 | 第71-73页 |
| 3.6 小结 | 第73-74页 |
| 第四章 全局仿真与系统功能验证 | 第74-87页 |
| 4.1ADC系统仿真与功能验证 | 第74-78页 |
| 4.2ADC性能参数仿真 | 第78-86页 |
| 4.2.1 静态特性仿真 | 第79-83页 |
| 4.2.2 动态特性仿真 | 第83-86页 |
| 4.3 小结 | 第86-87页 |
| 第五章 SAR ADC版图设计 | 第87-96页 |
| 5.1 版图设计的基本要素 | 第87-89页 |
| 5.2 电容阵列的版图设计 | 第89-92页 |
| 5.2.1 集成电容的选择 | 第89页 |
| 5.2.2 电容的匹配 | 第89-92页 |
| 5.3 比较器的版图设计 | 第92-94页 |
| 5.4 系统各模块的版图布局 | 第94-95页 |
| 5.5 小结 | 第95-96页 |
| 第六章 总结与展望 | 第96-98页 |
| 6.1 主要研究工作 | 第96页 |
| 6.2 展望 | 第96-98页 |
| 参考文献 | 第98-100页 |
| 致谢 | 第100-101页 |
| 攻读硕士学位期间发表或录用的学术论文 | 第101-104页 |
| 附件 | 第104页 |