基于片上多核系统高速数据交换接口的关键技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·网络处理器概述 | 第9-10页 |
| ·课题的研究背景及意义 | 第10-11页 |
| ·课题研究内容 | 第11-12页 |
| ·论文的内容和章节安排 | 第12-13页 |
| 第二章 高速数据交换接口的设计背景及技术要点 | 第13-31页 |
| ·网络协议分层结构 | 第13-17页 |
| ·XDNP 系统结构 | 第17-22页 |
| ·高速数据交换接口单元的技术要点 | 第22-26页 |
| ·直接存取访问 | 第22-23页 |
| ·双重有效置位法 | 第23-24页 |
| ·数据包缓存单元 | 第24-26页 |
| ·就绪轮询控制 | 第26页 |
| ·数据包处理流程 | 第26-29页 |
| ·高速数据交换接口的设计要求 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 高速数据交换接口的设计 | 第31-49页 |
| ·总体结构设计与模块的划分 | 第31-32页 |
| ·接收和发送缓存 | 第32-33页 |
| ·控制状态寄存器 | 第33-43页 |
| ·IX 总线接收寄存器 | 第33-38页 |
| ·IX 总线发送寄存器 | 第38-39页 |
| ·IX 总线和 Ready 总线配置寄存器 | 第39-40页 |
| ·Ready 总线控制寄存器 | 第40-42页 |
| ·FBI 信号寄存器 | 第42-43页 |
| ·推拉引擎模块 | 第43-47页 |
| ·本章小结 | 第47-49页 |
| 第四章 高速数据交换接口功能验证 | 第49-61页 |
| ·验证方法概述 | 第49-51页 |
| ·验证方案 | 第51-55页 |
| ·功能仿真和验证分析 | 第55-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 高速数据交换接口实现与性能评估 | 第61-69页 |
| ·性能评估方案 | 第61-62页 |
| ·性能测试结果及评估 | 第62-64页 |
| ·高速数据交换接口单元逻辑实现 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| ·工作总结 | 第69-70页 |
| ·技术展望 | 第70-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75-76页 |
