| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·互连技术的发展 | 第7-8页 |
| ·主流的总线技术 | 第8-9页 |
| ·论文工作 | 第9-11页 |
| 第二章 RapidIO 互连技术协议介绍 | 第11-27页 |
| ·RapidIO 规范体系介绍 | 第11页 |
| ·RapidIO 传送事物机制介绍 | 第11-12页 |
| ·包格式 | 第12-13页 |
| ·RapidIO 各层协议研究 | 第13-26页 |
| ·RapidIO 逻辑层 | 第13-20页 |
| ·传输层 | 第20-21页 |
| ·串行物理层 | 第21-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 RapidIO 接口系统架构设计 | 第27-37页 |
| ·串行物理层设计 | 第28-29页 |
| ·BUFFER 模块的设计 | 第29-32页 |
| ·请求包重传 | 第31页 |
| ·响应包重传 | 第31-32页 |
| ·混合包重传 | 第32页 |
| ·用户接口模块的设计 | 第32-36页 |
| ·发起者模块设计 | 第33-34页 |
| ·目标模块设计 | 第34-36页 |
| ·目标检测模块设计 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第四章 RapidIO 接口模块具体设计与验证 | 第37-59页 |
| ·串行物理层端口链路初始化设计 | 第37-43页 |
| ·4x 初始化主状态机设计 | 第39-40页 |
| ·通道同步状态机设计 | 第40-41页 |
| ·通道对齐状态机设计 | 第41-42页 |
| ·端口链路初始化仿真验证 | 第42-43页 |
| ·串行物理层发送（TX）模块设计 | 第43-48页 |
| ·CRC-16 产生模块设计 | 第43-45页 |
| ·ackID 管理模块设计 | 第45-46页 |
| ·控制符产生模块设计 | 第46页 |
| ·发送模块状态机设计 | 第46-47页 |
| ·发送模块仿真验证 | 第47-48页 |
| ·串行物理层接收（RX）模块设计 | 第48-50页 |
| ·接收模块设计 | 第48-49页 |
| ·接收模块仿真验证 | 第49-50页 |
| ·错误管理 | 第50-53页 |
| ·可恢复的错误管理 | 第50-51页 |
| ·可恢复错误的时序验证 | 第51-52页 |
| ·丢包错误 | 第52-53页 |
| ·BUFFER 模块流量控制 | 第53-54页 |
| ·接收端流量控制状态机设计 | 第53页 |
| ·流量控制仿真验证 | 第53-54页 |
| ·用户接口模块具体设计与验证 | 第54-58页 |
| ·逻辑传输层 | 第54-55页 |
| ·用户接口模块设计 | 第55-57页 |
| ·用户接口模块验证 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 RapidIO 用户接口在 FPGA 中实现 | 第59-67页 |
| ·硬件测试平台的搭建 | 第59-60页 |
| ·生成 IP 核 | 第60-61页 |
| ·IP 核功能分析 | 第60页 |
| ·生成 IP 核 | 第60-61页 |
| ·用户接口模块实现 | 第61-66页 |
| ·MPC8245 访问本地 FLASH 存储器时序实现 | 第61-63页 |
| ·FLASH 存储器经 MPC8245 读取 RAM 块中数据时序实现 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 研究成果 | 第75-76页 |
