基于AMBA总线的通用存控设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·课题的研究背景和来源 | 第12-18页 |
| ·集成电路发展至SoC 时代 | 第12-13页 |
| ·片上互连与AMBA 总线 | 第13-15页 |
| ·存储控制器相关研究 | 第15-17页 |
| ·课题来源 | 第17-18页 |
| ·课题研究内容和意义 | 第18页 |
| ·本文的组织结构 | 第18-20页 |
| 第二章 通用存控的系统结构 | 第20-35页 |
| ·AHB 总线概述 | 第20-22页 |
| ·AHB 总线描述 | 第20页 |
| ·AHB 总线工作机制 | 第20-21页 |
| ·AHB 总线多主机基于SPLIT 回复机制 | 第21-22页 |
| ·SoC 系统中常见的存储器及其接口 | 第22-27页 |
| ·同步SRAM 存储器 | 第22-24页 |
| ·DRAM 存储器 | 第24-25页 |
| ·异步SRAM 存储器 | 第25-26页 |
| ·FLASH 存储器 | 第26-27页 |
| ·存储器接口 | 第27页 |
| ·总线主机通过EMI 访存的协议 | 第27-30页 |
| ·总线主机和EMI 的交互协议 | 第27-29页 |
| ·EMI 和存储器的控制协议 | 第29-30页 |
| ·通用存控的整体设计方案 | 第30-34页 |
| ·常见的通用存储器控制器的体系结构 | 第30-32页 |
| ·EMI 的设计方案及特点 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 通用存控接口EMI 设计方案 | 第35-65页 |
| ·顶层设计 | 第35-36页 |
| ·AHB 总线接口单元设计 | 第36-45页 |
| ·总线预译码模块 | 第36-38页 |
| ·控制寄存器组模块 | 第38-39页 |
| ·写模块 | 第39-41页 |
| ·读模块 | 第41-44页 |
| ·仲裁模块 | 第44-45页 |
| ·命令译码单元设计 | 第45-46页 |
| ·存储器接口单元设计 | 第46-64页 |
| ·异步存储控制器 | 第47-51页 |
| ·同步存储控制器 | 第51-63页 |
| ·输入输出控制模块 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第四章 通用存控接口设计中的关键技术与性能分析 | 第65-74页 |
| ·采样同步器消除亚稳态 | 第65-66页 |
| ·控制信号的同步技术 | 第66-68页 |
| ·两个有同步要求的控制信号同时穿越时钟域 | 第66-67页 |
| ·两个有次序要求的控制信号穿越时钟域 | 第67-68页 |
| ·基于异步FIFO 的数据通路的设计 | 第68-71页 |
| ·异步FIFO 空/满状态的判断 | 第69-70页 |
| ·用格雷码实现读写指针 | 第70-71页 |
| ·不精确的full 和empty 信号 | 第71页 |
| ·带宽分析 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 功能验证 | 第74-83页 |
| ·常用的验证方法 | 第74-75页 |
| ·模拟验证 | 第74页 |
| ·形式验证 | 第74-75页 |
| ·静态时序分析 | 第75页 |
| ·仿真验证 | 第75-81页 |
| ·基于仿真的验证流程 | 第75-77页 |
| ·模块仿真 | 第77页 |
| ·系统仿真 | 第77-79页 |
| ·FPGA 验证 | 第79-81页 |
| ·覆盖率分析 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 逻辑综合与时序分析优化 | 第83-90页 |
| ·逻辑综合 | 第83-85页 |
| ·时序分析与优化 | 第85-88页 |
| ·充分发挥逻辑综合工具的潜能 | 第86-87页 |
| ·对RTL 代码做修改 | 第87-88页 |
| ·综合结果 | 第88-89页 |
| ·本章小结 | 第89-90页 |
| 第七章 结束语 | 第90-91页 |
| ·工作总结 | 第90页 |
| ·工作展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-95页 |
| 作者在学期间取得的学术成果 | 第95页 |
