一款防数据残留攻击的安全SRAM全定制设计
| 摘要 | 第1-12页 |
| Abstract | 第12-13页 |
| 第一章 绪论 | 第13-24页 |
| ·半导体存储器简介 | 第13-18页 |
| ·只读存储器 | 第13-14页 |
| ·非易失性读写存储器 | 第14-16页 |
| ·读写存储器 | 第16-18页 |
| ·SRAM数据残留概述 | 第18-21页 |
| ·SRAM数据残留分析 | 第18-19页 |
| ·相关攻击技术 | 第19-21页 |
| ·相关防御技术 | 第21页 |
| ·课题背景与主要工作 | 第21-23页 |
| ·课题背景 | 第21-22页 |
| ·主要工作及创新点 | 第22-23页 |
| ·论文组织结构 | 第23-24页 |
| 第二章 防数据残留攻击SRAM系统结构分析与设计 | 第24-38页 |
| ·整体结构设计 | 第24-30页 |
| ·防数据残留攻击系统设计 | 第24-26页 |
| ·存储器组织结构分析 | 第26-27页 |
| ·整体结构设计 | 第27-30页 |
| ·工作原理分析 | 第30-33页 |
| ·读操作阶段 | 第30-31页 |
| ·写操作阶段 | 第31-32页 |
| ·数据维持阶段 | 第32-33页 |
| ·数据擦除工作状态 | 第33页 |
| ·工作性能分析 | 第33-37页 |
| ·功耗分析 | 第33-35页 |
| ·访问速度分析 | 第35-37页 |
| ·小结 | 第37-38页 |
| 第三章 带数据擦除管的读写分开存储单元分析与设计 | 第38-50页 |
| ·SRAM存储单元分析 | 第38-44页 |
| ·六管存储单元 | 第38-40页 |
| ·七管存储单元 | 第40-41页 |
| ·八管存储单元 | 第41-43页 |
| ·九管存储单元 | 第43-44页 |
| ·带数据擦除管的读写分开存储单元 | 第44-49页 |
| ·数据擦除管与读写分开结构 | 第44页 |
| ·工作过程及性能优化 | 第44-48页 |
| ·噪声容限分析 | 第48-49页 |
| ·小结 | 第49-50页 |
| 第四章延时擦除控制电路和其他辅助电路分析与设计 | 第50-65页 |
| ·数据延时擦除控制电路 | 第50-55页 |
| ·控制电路比较分析 | 第50-52页 |
| ·延时擦除控制电路设计 | 第52-55页 |
| ·灵敏放大电路 | 第55-59页 |
| ·灵敏放大器分析 | 第55-58页 |
| ·灵敏放大电路设计 | 第58-59页 |
| ·地址译码电路 | 第59-61页 |
| ·行译码电路 | 第59-61页 |
| ·块和列译码电路 | 第61页 |
| ·预充电路 | 第61-64页 |
| ·预充电路结构设计 | 第62页 |
| ·预充电控制信号产生电路 | 第62-63页 |
| ·脉冲信号产生电路 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第五章 版图设计与仿真验证 | 第65-75页 |
| ·版图设计流程 | 第65-67页 |
| ·版图布局布线 | 第67-70页 |
| ·整体布局 | 第67-69页 |
| ·电源网络线布局 | 第69页 |
| ·信号线布局 | 第69-70页 |
| ·基本模块设计 | 第70-73页 |
| ·存储单元 | 第70-71页 |
| ·擦除控制单元 | 第71-72页 |
| ·灵敏放大电路单元 | 第72页 |
| ·行译码单元 | 第72-73页 |
| ·预充电单元 | 第73页 |
| ·版图验证与模拟 | 第73-74页 |
| ·版图验证 | 第73-74页 |
| ·版图后模拟 | 第74页 |
| ·小结 | 第74-75页 |
| 第六章 结束语 | 第75-77页 |
| ·工作总结 | 第75-76页 |
| ·未来展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 作者在学习期间取得的成果 | 第82页 |
