| 缩略语说明 | 第1-13页 |
| 摘要 | 第13-15页 |
| ABSTRACT | 第15-17页 |
| 第一章 绪论 | 第17-39页 |
| ·研究背景 | 第17-25页 |
| ·高性能DSP研究进展 | 第17-19页 |
| ·高性能DSP电路设计 | 第19-23页 |
| ·微处理器设计与EDA技术 | 第23-24页 |
| ·项目背景 | 第24-25页 |
| ·课题研究内容 | 第25-27页 |
| ·关键电路技术研究 | 第25-26页 |
| ·EDA技术研究 | 第26-27页 |
| ·相关研究现状 | 第27-35页 |
| ·动态电路设计技术 | 第27-31页 |
| ·SIMD乘法器 | 第31-32页 |
| ·晶体管级电路功能模型提取 | 第32-33页 |
| ·晶体管级混合时序分析方法 | 第33-34页 |
| ·动态电路时序验证方法 | 第34-35页 |
| ·本文的主要贡献与创新 | 第35-36页 |
| ·论文的组织结构 | 第36-39页 |
| 第二章 有限动态电路设计方法及其应用 | 第39-55页 |
| ·引言 | 第39-40页 |
| ·有限动态电路设计方法的基本思想 | 第40-41页 |
| ·有限动态电路设计方法的关键技术与设计实例 | 第41-52页 |
| ·32位加法器环路的结构 | 第41-43页 |
| ·动态电路的选择与设计 | 第43-45页 |
| ·时钟设计 | 第45-47页 |
| ·延迟预充技术 | 第47-48页 |
| ·双态电路 | 第48-49页 |
| ·抗噪声设计方法 | 第49-52页 |
| ·实验结果 | 第52-54页 |
| ·输入选择锁存器 | 第52页 |
| ·加法器 | 第52-54页 |
| ·小结 | 第54-55页 |
| 第三章 13读/9写寄存器文件电路设计关键技术研究 | 第55-65页 |
| ·引言 | 第55-57页 |
| ·13读/9写寄存器文件的端口复用与电路设计 | 第57-60页 |
| ·沟道增长Dual-Vt位线结构 | 第60-63页 |
| ·小结 | 第63-65页 |
| 第四章 十六位混合乘法器的算法、电路设计和测试 | 第65-81页 |
| ·引言 | 第65-66页 |
| ·16位混合乘法器的算法 | 第66-72页 |
| ·二位Booth乘法 | 第66页 |
| ·16位混合乘法器的结构 | 第66-68页 |
| ·16位混合乘法器部分积产生算法 | 第68-71页 |
| ·算法分析 | 第71-72页 |
| ·16位混合乘法器的电路设计 | 第72-74页 |
| ·测试方案 | 第74-79页 |
| ·测试芯片设计 | 第75-77页 |
| ·测试板设计 | 第77-78页 |
| ·测试结果 | 第78-79页 |
| ·小结 | 第79-81页 |
| 第五章 晶体管级电路功能模型提取的关键算法与实现 | 第81-97页 |
| ·功能模型提取的流程 | 第81-82页 |
| ·组合电路功能模型提取算法 | 第82-91页 |
| ·串并压缩算法 | 第83-84页 |
| ·动态电路提取算法 | 第84-86页 |
| ·三态门提取算法 | 第86-88页 |
| ·传输管电路提取算法 | 第88-90页 |
| ·组合环路的分析 | 第90-91页 |
| ·时序电路功能模型提取算法 | 第91-92页 |
| ·设计实现 | 第92-93页 |
| ·实验结果 | 第93-94页 |
| ·小结 | 第94-97页 |
| 第六章 考虑MIS效应的晶体管级混合时序分析方法 | 第97-117页 |
| ·晶体管级混合时序分析方法 | 第97-100页 |
| ·混合时序分析方法的基本思想和流程 | 第97-99页 |
| ·延时测试波形生成 | 第99-100页 |
| ·考虑MIS效应的最大门延时测试波形生成算法 | 第100-106页 |
| ·考虑MIS效应的最大门延时计算方法 | 第100-102页 |
| ·互补CMOS电路最大门延时测试波形生成算法 | 第102-105页 |
| ·传输管电路最大门延时测试波形生成算法 | 第105-106页 |
| ·考虑MIS效应的最小门延时测试波形生成算法 | 第106-110页 |
| ·子图划分 | 第106-107页 |
| ·简单PDN最小延时测试波形生成算法 | 第107-109页 |
| ·复杂PDN最小延时测试波形生成算法 | 第109-110页 |
| ·设计实现 | 第110页 |
| ·实验结果 | 第110-114页 |
| ·计算精度分析 | 第110-113页 |
| ·运行速度分析 | 第113-114页 |
| ·小结 | 第114-117页 |
| 第七章 有限动态电路时序验证方法 | 第117-131页 |
| ·信号模型 | 第117-118页 |
| ·有限动态电路的时序约束 | 第118-123页 |
| ·普通动态门的时序约束 | 第118-120页 |
| ·LO-CMOS门的时序约束 | 第120-122页 |
| ·NTP动态门的时序约束 | 第122页 |
| ·N-C~2MOS锁存器的时序约束 | 第122-123页 |
| ·延时计算 | 第123-125页 |
| ·设计实现与应用 | 第125-128页 |
| ·小结 | 第128-131页 |
| 第八章 结束语 | 第131-135页 |
| ·本文的工作与创新 | 第131-132页 |
| ·研究展望 | 第132-135页 |
| 致谢 | 第135-137页 |
| 参考文献 | 第137-147页 |
| 作者在学期间取得的学术成果 | 第147-148页 |