| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-18页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·容错纠错技术国内外研究现状 | 第10-11页 |
| ·FPGA 简介 | 第11-14页 |
| ·FPGA 的结构和开发环境介绍 | 第12-13页 |
| ·FPGA 的设计流程 | 第13-14页 |
| ·运动控制卡简介 | 第14-15页 |
| ·交流伺服驱动器简介 | 第15-16页 |
| ·本文的主要内容 | 第16-18页 |
| 第二章 并联机构传感器故障的容错纠错实验 | 第18-31页 |
| ·容错纠错策略 | 第19-20页 |
| ·容错纠错算法 | 第20-25页 |
| ·三条驱动腿的轨迹规划 | 第21-24页 |
| ·数字PID算法 | 第24-25页 |
| ·容错纠错实验设计及结果分析 | 第25-30页 |
| ·PID控制实验 | 第25-27页 |
| ·实验框架 | 第27-28页 |
| ·实验结果及分析 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 基于FPGA 的手柄控制并联机构实验 | 第31-41页 |
| ·控制芯片的选择 | 第31页 |
| ·实验的总体框架 | 第31-33页 |
| ·功能模块的设计 | 第33-39页 |
| ·ADC 模块 | 第34-35页 |
| ·三角函数计算模块 | 第35页 |
| ·COMPUTE模块 | 第35-37页 |
| ·PWM模块 | 第37-39页 |
| ·实验结果及分析 | 第39-40页 |
| ·本章小节 | 第40-41页 |
| 第四章 驱动器故障的容错纠错方法的研究 | 第41-48页 |
| ·针对并联机构驱动器故障的容错纠错方法 | 第42-43页 |
| ·针对1PT+3TPS机构驱动器故障的容错纠错算法 | 第43-45页 |
| ·实施案例 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 LDPC 纠错码生成矩阵稀疏化研究 | 第48-57页 |
| ·线性分组码的编码 | 第48-49页 |
| ·线性分组码生成矩阵的性质 | 第49-51页 |
| ·用线性分组码的性质证明普洛特金限 | 第51-53页 |
| ·LDPC 码的稀疏化算法 | 第53-54页 |
| ·仿真分析 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·论文的总结 | 第57-58页 |
| ·未来展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 附录一 ADC 模块程序 | 第63-66页 |
| 附录二单个驱动器PID控制程序 | 第66-69页 |
| 附录三 LDPC 编解码程序 | 第69-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |