SystemC在AES算法IP核设计中的应用
| 创新性声明 | 第1页 |
| 关于论文使用授权的说明 | 第2-3页 |
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-16页 |
| ·集成电路设计发展现状 | 第7-8页 |
| ·SOC设计 | 第8-10页 |
| ·可重用IP核设计 | 第10-11页 |
| ·系统级描述语言SYSTEMC | 第11-14页 |
| ·本文的主要工作 | 第14-16页 |
| 第二章 AES算法原理分析 | 第16-28页 |
| ·加密技术背景 | 第16-17页 |
| ·AES算法数学背景 | 第17-18页 |
| ·AES加密架构 | 第18-23页 |
| ·轮密钥扩展 | 第23-25页 |
| ·安全分析 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第三章 AES算法的SYSTEMC设计 | 第28-44页 |
| ·设计方法 | 第28-30页 |
| ·系统设计方案 | 第30-34页 |
| ·分模块设计方案 | 第34-41页 |
| ·加密模块 | 第34-38页 |
| ·解密模块 | 第38页 |
| ·密钥扩展模块 | 第38-41页 |
| ·其他模块 | 第41页 |
| ·比较和结论 | 第41-44页 |
| 第四章 FPGA验证及性能分析 | 第44-48页 |
| ·FPGA原型验证 | 第44-45页 |
| ·性能指标 | 第45-47页 |
| ·结果及分析 | 第47-48页 |
| 总结与展望 | 第48-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-51页 |
| 在读期间研究成果 | 第51页 |