| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-15页 |
| ·课题研究背景 | 第10-11页 |
| ·国内外的研究情况 | 第11-14页 |
| ·集成电路发展情况 | 第11-12页 |
| ·可测性设计 | 第12-13页 |
| ·嵌入式SRAM测试方法 | 第13-14页 |
| ·论文的主要内容 | 第14页 |
| ·论文的章节设计 | 第14-15页 |
| 2 集成电路测试技术 | 第15-24页 |
| ·集成电路测试概念 | 第15-16页 |
| ·集成电路测试必要性 | 第16-18页 |
| ·可测性设计技术 | 第18-23页 |
| ·可测性设计技术的发展 | 第18页 |
| ·扫描链测试技术 | 第18-20页 |
| ·边界扫描测试技术 | 第20-22页 |
| ·内建自测试(BIST)技术 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 SRAM的故障类型和测试算法的选取 | 第24-37页 |
| ·半导体存储器概述 | 第24-26页 |
| ·SRAM的基本结构 | 第26-31页 |
| ·SRAM的故障类型 | 第31-33页 |
| ·March算法 | 第33-36页 |
| ·March算法概述 | 第33-34页 |
| ·March C-算法 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 4 基于March C-算法的SRAM内建自测试电路设计 | 第37-59页 |
| ·SRAM自测试电路的时序分析 | 第37页 |
| ·SRAM内建自测试电路设计 | 第37-45页 |
| ·电路的功能验证 | 第45-47页 |
| ·电路的板级验证 | 第47-49页 |
| ·RTL代码综合和时序分析 | 第49-55页 |
| ·版图设计 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 5 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 作者简历 | 第62-64页 |
| 学位论文数据集 | 第64页 |