浮点FFT的VHDL实现及HDL功能测试方法的研究
| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第8-13页 |
| ·EDA工程的设计流程 | 第8-10页 |
| ·验证的层次 | 第10-11页 |
| ·验证的重要性 | 第11页 |
| ·论文的主要内容 | 第11-13页 |
| 第2章 验证方法 | 第13-22页 |
| ·形式验证 | 第13-17页 |
| ·形式验证基本方法 | 第13-14页 |
| ·形式验证工具 | 第14-17页 |
| ·基于仿真的验证 | 第17-21页 |
| ·仿真的层次 | 第17-18页 |
| ·仿真系统的组成 | 第18页 |
| ·仿真方法 | 第18-20页 |
| ·不同仿真目的对测试平台设计的要求 | 第20-21页 |
| ·人机通讯规范 | 第21-22页 |
| 第3章 HDL代码验证的覆盖分析 | 第22-32页 |
| ·代码覆盖 | 第22-29页 |
| ·语句覆盖 | 第23-24页 |
| ·判定覆盖 | 第24-25页 |
| ·路径覆盖 | 第25页 |
| ·du对覆盖 | 第25-29页 |
| ·FSM覆盖 | 第29-32页 |
| ·传统的FSM覆盖 | 第29-30页 |
| ·SFSM覆盖 | 第30-32页 |
| 第4章 浮点FFT的结构化设计和实现 | 第32-48页 |
| ·DIT-FFT原理 | 第33页 |
| ·IEEE浮点运算标准 | 第33-34页 |
| ·FFT处理器的结构化设计 | 第34-38页 |
| ·结构化设计概念 | 第34-38页 |
| ·浮点FFT的结构模型 | 第38页 |
| ·碟形处理单元 | 第38-43页 |
| ·浮点加法器的硬件实现 | 第39-42页 |
| ·乘法模块 | 第42-43页 |
| ·RAM和ROM | 第43页 |
| ·地址产生单元 | 第43-45页 |
| ·控制器 | 第45-48页 |
| 第5章 浮点FFT的测试 | 第48-62页 |
| ·FFT处理器的测试 | 第48-56页 |
| ·测试方法的选择 | 第48-49页 |
| ·测试向量的产生 | 第49-51页 |
| ·仿真波形及结果分析 | 第51-56页 |
| ·加法模块的测试 | 第56-59页 |
| ·仿真中的代码覆盖率 | 第59-61页 |
| ·小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第68-69页 |
| 附录B 加法处理器测试平台代码 | 第69-72页 |
| 附录C 浮点FFT处理器的测试平台代码 | 第72-74页 |
