应用于PCI-Express的2.5Gbps时钟数据恢复电路的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 引言 | 第12-22页 |
| ·课题研究背景 | 第12-13页 |
| ·相关研究工作 | 第13-17页 |
| ·课题主要工作及其研究成果 | 第17-20页 |
| ·课题主要工作 | 第17-19页 |
| ·课题研究成果 | 第19-20页 |
| ·论文组织 | 第20-22页 |
| 第二章 基于PLL 的CDR 结构 | 第22-29页 |
| ·全速率与半速率结构 | 第22-24页 |
| ·全速率无参考时钟结构 | 第24-25页 |
| ·全速率双VCO 结构 | 第25-26页 |
| ·全速率带外部参考时钟结构 | 第26-27页 |
| ·全速率双环单VCO 的CDR 结构 | 第27页 |
| ·本章小结 | 第27-29页 |
| 第三章 CDR 系统建模及其性能指标 | 第29-38页 |
| ·CDR 系统建模 | 第29-32页 |
| ·CDR 抖动性能 | 第32-34页 |
| ·CDR 的环路参数 | 第34-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 核心模块电路设计 | 第38-62页 |
| ·振荡器 | 第38-44页 |
| ·基本理论 | 第38-39页 |
| ·振荡器设计策略 | 第39-44页 |
| ·振荡器噪声性能 | 第44页 |
| ·鉴相器 | 第44-50页 |
| ·线性鉴相器 | 第45-46页 |
| ·二进制鉴相器 | 第46-47页 |
| ·改进的线性鉴相器 | 第47-50页 |
| ·鉴频器 | 第50-54页 |
| ·电荷泵 | 第54-59页 |
| ·电荷泵的非理想性 | 第54-56页 |
| ·电荷泵的电路设计 | 第56-59页 |
| ·初始化电路设计 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 测试芯片设计 | 第62-72页 |
| ·版图设计技巧 | 第62-67页 |
| ·测试芯片设计 | 第67-69页 |
| ·全芯片模拟 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 结束语 | 第72-75页 |
| ·本文工作总结 | 第72-73页 |
| ·未来工作展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 作者在学期间取得的学术成果 | 第80页 |
