| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16-17页 |
| 1.2 锁相环研究现状 | 第17-18页 |
| 1.3 本课题主要内容 | 第18-20页 |
| 第二章 锁相环原理 | 第20-34页 |
| 2.1 锁相环电路模块及其基本原理 | 第20-30页 |
| 2.1.1 鉴频鉴相器 | 第20-22页 |
| 2.1.2 电荷泵 | 第22-23页 |
| 2.1.3 环路滤波器 | 第23-25页 |
| 2.1.4 压控振荡器 | 第25-28页 |
| 2.1.5 分频器 | 第28-30页 |
| 2.2 锁相环电路性能指标 | 第30-33页 |
| 2.3 本章小结 | 第33-34页 |
| 第三章 锁相环系统级结构设计 | 第34-50页 |
| 3.1 电荷泵锁相环线性模型及传递函数 | 第34-43页 |
| 3.1.1 锁相环各模块线性模型 | 第34-36页 |
| 3.1.2 三阶锁相环模型 | 第36-39页 |
| 3.1.3 四阶锁相环模型 | 第39-43页 |
| 3.2 锁相环相位噪声分析 | 第43-47页 |
| 3.2.1 整数分频锁相环相位噪声分析 | 第43-45页 |
| 3.2.2 采用?∑调试器的小数分频锁相环相位噪声分析 | 第45-46页 |
| 3.2.3 降低相位噪声常用的方法 | 第46-47页 |
| 3.3 系统指标的设定 | 第47-48页 |
| 3.4 本章小结 | 第48-50页 |
| 第四章 锁相环各模块设计 | 第50-76页 |
| 4.1 低相噪压控振荡器的设计 | 第50-57页 |
| 4.1.1 相位噪声研究及设计 | 第50-52页 |
| 4.1.2 电路结构的选取 | 第52-57页 |
| 4.2 分频器设计 | 第57-67页 |
| 4.2.1 高速二分频器 | 第57-59页 |
| 4.2.2 8/9双模预分频器 | 第59-61页 |
| 4.2.3 ?∑小数分频器 | 第61-67页 |
| 4.3 鉴频鉴相器的设计 | 第67-71页 |
| 4.4 电荷泵的设计 | 第71-74页 |
| 4.5 本章小结 | 第74-76页 |
| 第五章 锁相环版图设计及后仿真 | 第76-84页 |
| 5.1 集成电路版图基础 | 第76-78页 |
| 5.1.1 版图中的非理想效应 | 第76页 |
| 5.1.2 MOS管版图设计及优化方法 | 第76-78页 |
| 5.2 本文的锁相环版图 | 第78-79页 |
| 5.3 提取寄生参数后的工艺角仿真 | 第79-82页 |
| 5.4 本章小结 | 第82-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 本文工作总结 | 第84页 |
| 6.2 未来研究方向展望 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |