基于FPGA的HDMI实时图像压缩技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-12页 |
| 1.1 课题研究的背景及意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本文主要研究内容 | 第10-12页 |
| 第2章 图像压缩理论基础 | 第12-18页 |
| 2.1 图像压缩原理 | 第12页 |
| 2.2 图像压缩的基本方法 | 第12-15页 |
| 2.2.1 熵编码 | 第13页 |
| 2.2.2 变换编码 | 第13-14页 |
| 2.2.3 预测编码 | 第14-15页 |
| 2.2.4 分形编码 | 第15页 |
| 2.3 图像质量的评估标准 | 第15-17页 |
| 2.3.1 客观评估标准 | 第15-16页 |
| 2.3.2 主观评估标准 | 第16-17页 |
| 2.3.3 压缩比 | 第17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 实时图像压缩算法设计 | 第18-30页 |
| 3.1 DCT变换压缩算法设计 | 第18-22页 |
| 3.1.1 DCT变换 | 第18-20页 |
| 3.1.2 量化 | 第20页 |
| 3.1.3 熵编码 | 第20-22页 |
| 3.2 小波变换压缩算法 | 第22-27页 |
| 3.2.1 小波变换 | 第23-26页 |
| 3.2.2 改进SPIHT编码方法 | 第26-27页 |
| 3.3 压缩算法性能分析 | 第27-29页 |
| 3.4 本章小结 | 第29-30页 |
| 第4章 实时图像压缩系统的硬件实现 | 第30-60页 |
| 4.1 系统总体设计方案 | 第30-35页 |
| 4.1.1 FPGA技术 | 第30-33页 |
| 4.1.2 FPGA图像处理设计方法 | 第33-34页 |
| 4.1.3 系统总体设计 | 第34-35页 |
| 4.2 硬件电路设计 | 第35-40页 |
| 4.2.1 FPGA核心电路设计 | 第35-38页 |
| 4.2.2 HDMI接收电路设计 | 第38页 |
| 4.2.3 SDRAM缓存电路设计 | 第38-39页 |
| 4.2.4 VGA显示电路设计 | 第39-40页 |
| 4.3 HDMI解码模块 | 第40-46页 |
| 4.3.1 HDMI通讯协议 | 第40-42页 |
| 4.3.2 HDMI解码芯片 | 第42-43页 |
| 4.3.3 IIC配置 | 第43-46页 |
| 4.4 SDRAM存储模块 | 第46-49页 |
| 4.4.1 SDRAM控制原理 | 第46-47页 |
| 4.4.2 SDRAM缓存设计 | 第47-49页 |
| 4.5 压缩模块设计 | 第49-53页 |
| 4.5.1 DCT变换压缩模块设计 | 第49-51页 |
| 4.5.2 小波变换压缩模块设计 | 第51-53页 |
| 4.6 VGA显示模块 | 第53-55页 |
| 4.7 测试结果分析 | 第55-59页 |
| 4.8 本章小结 | 第59-60页 |
| 第5章 总结 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 在学研究成果 | 第64-65页 |
| 致谢 | 第65页 |
