高性能并行乘法器关键技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·背景 | 第7-8页 |
| ·乘法器的研究现状 | 第8-9页 |
| ·论文来源及主要工作 | 第9-10页 |
| ·论文的章节安排 | 第10-11页 |
| 第二章 基本乘法器结构与实现方法 | 第11-19页 |
| ·乘法器的结构及分类 | 第11-16页 |
| ·乘法器原理 | 第11页 |
| ·迭代乘法器 | 第11-12页 |
| ·阵列乘法器 | 第12-13页 |
| ·改进Booth乘法器 | 第13-14页 |
| ·华莱士树乘法器 | 第14-15页 |
| ·MBA-WT混合乘法器 | 第15-16页 |
| ·乘法器性能对比与结构方案选择 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 并行乘法器的子模块设计 | 第19-37页 |
| ·部分积产生模块设计 | 第19-25页 |
| ·Booth编码算法 | 第19-21页 |
| ·高阶Booth编码算法 | 第21-23页 |
| ·部分积产生单元电路的设计与实现 | 第23-24页 |
| ·部分积产生单元电路的优化与实现 | 第24-25页 |
| ·部分积符号补偿技术 | 第25-30页 |
| ·有符号数和无符号数的统一 | 第25-27页 |
| ·部分积符号位的优化方法 | 第27-30页 |
| ·部分积压缩模块的设计 | 第30-34页 |
| ·压缩器单元设计 | 第30-32页 |
| ·高阶压缩器设计 | 第32-34页 |
| ·压缩器阵列设计 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 第四章 两种16 位乘法器的设计与实现 | 第37-53页 |
| ·基于并行乘法器结构的加法器设计 | 第37-42页 |
| ·进位产生信号及进位传播信号 | 第38-40页 |
| ·混合结构加法器进位链 | 第40-41页 |
| ·混合结构加法器各位和 | 第41-42页 |
| ·二阶Booth-Wallace乘法器设计与实现 | 第42-48页 |
| ·部分积产生模块实现 | 第43-44页 |
| ·部分积压缩模块实现 | 第44-47页 |
| ·整体乘法器的实现 | 第47-48页 |
| ·三阶Booth-Wallace乘法器设计与实现 | 第48-52页 |
| ·部分积产生模块实现 | 第49-50页 |
| ·部分积压缩模块实现 | 第50-51页 |
| ·整体乘法器的实现 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 验证与性能分析 | 第53-59页 |
| ·乘法器功能验证 | 第53-55页 |
| ·部分积产生单元验证结果 | 第53-54页 |
| ·压缩器单元验证结果 | 第54-55页 |
| ·两种结构乘法器验证结果 | 第55页 |
| ·乘法器性能分析 | 第55-57页 |
| ·部分积产生单元电路的性能分析 | 第55-56页 |
| ·4：2 压缩器的性能分析与比较 | 第56页 |
| ·压缩器阵列的性能分析与比较 | 第56-57页 |
| ·乘法器的整体性能分析与比较 | 第57页 |
| ·本章小结 | 第57-59页 |
| 第六章 结束语 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 研究成果 | 第65-66页 |
