| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 引言 | 第9-15页 |
| ·课题研究背景简介 | 第9-13页 |
| ·SDRAM控制器发展应用现状研究 | 第13页 |
| ·课题研究的创新点及关键技术 | 第13-14页 |
| ·论文整体构架 | 第14-15页 |
| 第二章 单核体系结构中SDRAM控制器工作原理 | 第15-35页 |
| ·SDRAM内存基本结构 | 第15-17页 |
| ·物理Bank | 第16页 |
| ·芯片位宽 | 第16页 |
| ·逻辑Bank与芯片位宽 | 第16-17页 |
| ·内存芯片的容量 | 第17页 |
| ·SDRAM控制器控制方式 | 第17-31页 |
| ·SDRAM控制器初始化 | 第18-21页 |
| ·SDRAM行列地址映射转化 | 第21-22页 |
| ·列读写操作 | 第22-26页 |
| ·刷新操作 | 第26-27页 |
| ·预充电操作 | 第27-28页 |
| ·突发长度 | 第28-30页 |
| ·数据掩码 | 第30-31页 |
| ·SDRAM控制器的结构原理 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第三章 网络处理系统中SDRAM控制器关键技术实现方案 | 第35-49页 |
| ·网络处理器系统中SDRAM控制单元的应用 | 第35-36页 |
| ·总体设计方案 | 第36-47页 |
| ·仲裁器系统的实现方案 | 第36-41页 |
| ·指令存储队列的实现方案 | 第41-47页 |
| ·存储容量大小可配置寄存器实现方案 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第四章 SDRAM控制器电路设计实现 | 第49-67页 |
| ·多核共享访问SDRAM仲裁器硬件实现 | 第49-57页 |
| ·多核共享工作模式 | 第51页 |
| ·仲裁器操作状态机 | 第51-53页 |
| ·仿真验证平台的搭建及仿真结果 | 第53-57页 |
| ·FIFO结构实现指令存储队列 | 第57-59页 |
| ·SDRAM控制器系统中的指令队列及分类 | 第57页 |
| ·指令存储单元接口信号描述 | 第57-58页 |
| ·指令存储队列的仿真验证结果 | 第58-59页 |
| ·存储容量可配置通用性实现 | 第59-60页 |
| ·本章小结 | 第60-67页 |
| 第五章 基于奇偶优化原理的仲裁优化技术 | 第67-75页 |
| ·奇偶优化原理 | 第67-70页 |
| ·连续访问同一bank中同一行时的优化 | 第68-69页 |
| ·连续交替访问奇偶bank时的优化 | 第69-70页 |
| ·基于奇偶优化原理的改进仲裁器设计 | 第70-71页 |
| ·验证平台搭建及优化结果分析 | 第71-73页 |
| ·本章小结 | 第73-75页 |
| 第六章 工作总结与展望 | 第75-77页 |
| ·论文主要内容 | 第75页 |
| ·设计工作总结 | 第75-76页 |
| ·课题研究创新点 | 第76页 |
| ·工作不足之处与展望 | 第76-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 研究成果 | 第83-84页 |