面向异构处理器的代价模型及存储优化技术研究
摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
图目录 | 第10-12页 |
表目录 | 第12-13页 |
第一章 绪论 | 第13-23页 |
1.1 研究背景 | 第13-15页 |
1.1.1 异构处理器的发展 | 第13-14页 |
1.1.2 异构处理器在编程上面临的挑战 | 第14-15页 |
1.2 课题研究意义 | 第15-16页 |
1.3 国内外研究现状 | 第16-19页 |
1.3.1 代价模型 | 第16-18页 |
1.3.2 存储优化 | 第18-19页 |
1.4 论文研究内容 | 第19-20页 |
1.5 主要贡献及创新点 | 第20-22页 |
1.6 论文结构安排 | 第22-23页 |
第二章 面向异构结构的并行化编译框架 | 第23-33页 |
2.1 异构并行计算架构 | 第23-24页 |
2.2 异构并行编程模型 | 第24-27页 |
2.2.1 相关研究 | 第24-25页 |
2.2.2 OpenACC并行编程模型 | 第25-27页 |
2.3 面向OpenACC的自动并行化 | 第27-31页 |
2.3.1 Open64简介 | 第28-29页 |
2.3.2 并行化编译框架设计 | 第29-31页 |
2.4 本章小结 | 第31-33页 |
第三章 面向异构结构的并行代价模型 | 第33-47页 |
3.1 问题提出 | 第33-34页 |
3.2 相关研究 | 第34页 |
3.3 循环并行性分析 | 第34-35页 |
3.4 并行代价模型的构建 | 第35-40页 |
3.4.1 循环串行执行时间 | 第36-38页 |
3.4.2 循环并行执行时间 | 第38-40页 |
3.4.3 并行收益评估 | 第40页 |
3.5 基于并行代价模型的并行加速循环识别算法 | 第40-42页 |
3.6 面向相邻并行循环的并行区合并与扩展 | 第42-45页 |
3.6.1 并行区合并与扩展的提出 | 第42-43页 |
3.6.2 并行区合并与扩展算法的实现 | 第43-45页 |
3.7 本章小结 | 第45-47页 |
第四章 面向局部数据存储器的存储优化 | 第47-69页 |
4.1 研究背景 | 第47-48页 |
4.2 多级自适应的存储优化框架 | 第48-49页 |
4.3 数据流分析 | 第49-50页 |
4.3.1 基本概念 | 第49页 |
4.3.2 研究基础 | 第49-50页 |
4.4 数据规模自适应的数组分块 | 第50-56页 |
4.4.1 问题提出 | 第50-51页 |
4.4.2 相关研究 | 第51页 |
4.4.3 数组分块子句的引进 | 第51-53页 |
4.4.4 理想数组分块方案求解 | 第53-56页 |
4.5 数组访问模式指导的数据分布 | 第56-61页 |
4.5.1 问题提出 | 第56页 |
4.5.2 相关研究 | 第56-57页 |
4.5.3 数据分布子句的引进 | 第57-58页 |
4.5.4 数据分布子句的自动生成 | 第58-61页 |
4.6 主从协作的数组转置 | 第61-64页 |
4.6.1 问题提出 | 第61页 |
4.6.2 数组转置子句的引进 | 第61-63页 |
4.6.3 数组转置子句的自动生成 | 第63-64页 |
4.7 多点融合的标量聚集 | 第64-65页 |
4.7.1 问题提出 | 第64页 |
4.7.2 数据打包子句的引进 | 第64-65页 |
4.7.3 数据打包子句的自动生成 | 第65页 |
4.8 简约的外围数据传输 | 第65-67页 |
4.8.1 问题提出 | 第65页 |
4.8.2 加速数据区编译指示的引进 | 第65-66页 |
4.8.3 加速数据区编译指示的自动生成 | 第66-67页 |
4.9 本章小结 | 第67-69页 |
第五章 测试与实验分析 | 第69-81页 |
5.1 测试环境准备 | 第69页 |
5.1.1 硬件环境 | 第69页 |
5.1.2 软件环境 | 第69页 |
5.2 测试及分析 | 第69-80页 |
5.2.1 并行代价模型测试 | 第69-72页 |
5.2.2 局部存储优化技术测试 | 第72-79页 |
5.2.3 联合测试 | 第79-80页 |
5.3 本章小结 | 第80-81页 |
第六章 结论 | 第81-83页 |
致谢 | 第83-85页 |
参考文献 | 第85-91页 |
作者简历 攻读硕士学位期间完成的主要工作 | 第91页 |