模式可配置的NAND flash纠错系统设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-12页 |
| 1.1 课题背景及意义 | 第8-9页 |
| 1.2 Flash存储器概述 | 第9-10页 |
| 1.3 纠错码研究现状 | 第10页 |
| 1.4 论文主要工作 | 第10-12页 |
| 2 NAND flash存储器 | 第12-17页 |
| 2.1 NAND flash基本结构 | 第12-14页 |
| 2.2 NAND flash的误码率 | 第14-16页 |
| 2.3 本章小结 | 第16-17页 |
| 3 BCH码 | 第17-22页 |
| 3.1 BCH码定义 | 第17-19页 |
| 3.2 BCH码的编码 | 第19页 |
| 3.3 BCH码的译码 | 第19-21页 |
| 3.4 本章小结 | 第21-22页 |
| 4 纠错系统总体结构设计 | 第22-30页 |
| 4.1 纠错系统参数设计 | 第22-24页 |
| 4.2 纠错系统结构 | 第24-29页 |
| 4.3 本章小结 | 第29-30页 |
| 5 纠错系统的电路实现 | 第30-46页 |
| 5.1 BCH码的编码电路实现 | 第30-33页 |
| 5.2 BCH码的译码电路实现 | 第33-43页 |
| 5.2.1 校正子计算电路 | 第34-36页 |
| 5.2.2 求解错误多项式电路 | 第36-40页 |
| 5.2.3 钱搜索电路 | 第40-42页 |
| 5.2.4 错误纠正电路 | 第42-43页 |
| 5.3 自动重写判断电路 | 第43-44页 |
| 5.4 本章小结 | 第44-46页 |
| 6 仿真与验证分析 | 第46-60页 |
| 6.1 功能仿真 | 第46-55页 |
| 6.2 FPGA验证 | 第55-57页 |
| 6.3 功耗分析 | 第57-58页 |
| 6.4 本章小结 | 第58-60页 |
| 7 总结与展望 | 第60-62页 |
| 7.1 总结 | 第60-61页 |
| 7.2 展望 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 攻读学位期间主要的研究成果 | 第67-68页 |
| 致谢 | 第68页 |
