深亚微米SoC芯片的低功耗物理设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·课题背景及意义 | 第7-8页 |
| ·低功耗设计的研究现状 | 第8-11页 |
| ·本文的主要内容 | 第11-12页 |
| 第二章 物理设计中的低功耗技术 | 第12-29页 |
| ·CMOS电路功耗 | 第12-15页 |
| ·CMOS电路功耗的组成 | 第12-14页 |
| ·动态功耗和静态功耗之间的矛盾 | 第14-15页 |
| ·门级低功耗物理设计技术 | 第15-17页 |
| ·门控时钟技术 | 第15-16页 |
| ·其它门级功耗优化技术 | 第16-17页 |
| ·多阈值电压逻辑 | 第17-18页 |
| ·多供电电压技术 | 第18-22页 |
| ·多电压策略 | 第18-19页 |
| ·多电压设计的困难 | 第19-20页 |
| ·电平转换单元 | 第20-22页 |
| ·电源门控技术 | 第22-29页 |
| ·细调电源门控和粗调电源门控 | 第23-24页 |
| ·隔离单元 | 第24-25页 |
| ·状态保持和恢复 | 第25-26页 |
| ·电源门控的挑战 | 第26-29页 |
| 第三章 基于UPF的低功耗物理设计分析 | 第29-39页 |
| ·UPF的特征 | 第29-31页 |
| ·Synopsys基于UPF的低功耗设计流程 | 第31-32页 |
| ·UPF文件的内容 | 第32-34页 |
| ·电压域的描述 | 第33页 |
| ·电源网络的描述 | 第33页 |
| ·电源关断单元的描述 | 第33页 |
| ·隔离单元的描述 | 第33页 |
| ·电平转换单元的描述 | 第33-34页 |
| ·电源状态的描述 | 第34页 |
| ·静态时序分析 | 第34-39页 |
| 第四章 SEP6010B芯片的低功耗物理设计 | 第39-57页 |
| ·SEP6010B芯片概述 | 第39-43页 |
| ·芯片主要功能 | 第39-40页 |
| ·芯片的低功耗设计方案 | 第40-43页 |
| ·UPF低功耗流程在本芯片中的应用 | 第43-45页 |
| ·版图布局预规划 | 第45-46页 |
| ·UPF对芯片设计意图的描述 | 第46-51页 |
| ·UPF对电源域的描述 | 第46页 |
| ·UPF对电源网络的描述 | 第46-48页 |
| ·UPF对门控电源的描述 | 第48页 |
| ·UPF对隔离单元的描述 | 第48-49页 |
| ·UPF对电源状态的描述 | 第49-51页 |
| ·芯片布局布线的实现 | 第51-57页 |
| 第五章 总结与展望 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 攻读学位期间发表的学术论文 | 第61页 |
