卷积神经网络处理器的设计与实现
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-13页 |
| 1.2.1 FPGA实现方式 | 第9-10页 |
| 1.2.2 ASIC实现方式 | 第10-13页 |
| 1.3 论文组织结构 | 第13-14页 |
| 2 CNN的网络结构及计算特征 | 第14-22页 |
| 2.1 人工神经网络介绍 | 第14-17页 |
| 2.1.1 神经元与突触 | 第14-15页 |
| 2.1.2 激活函数 | 第15页 |
| 2.1.3 拓扑结构 | 第15-16页 |
| 2.1.4 学习方法 | 第16-17页 |
| 2.2 CNN介绍及其结构特征 | 第17-18页 |
| 2.2.1 CNN介绍 | 第17页 |
| 2.2.2 CNN三个结构特征 | 第17-18页 |
| 2.3 CNN典型网络结构 | 第18-19页 |
| 2.4 CNN并行性分析 | 第19-20页 |
| 2.5 本章小结 | 第20-22页 |
| 3 卷积神经网络处理器设计 | 第22-48页 |
| 3.1 自定义指令设计 | 第22-26页 |
| 3.1.1 RISC-V指令集编码方式 | 第22-23页 |
| 3.1.2 自定义指令设计 | 第23-26页 |
| 3.2 微架构设计 | 第26-46页 |
| 3.2.1 整体结构介绍 | 第26-29页 |
| 3.2.2 译码阶段逻辑设计 | 第29-33页 |
| 3.2.3 执行阶段逻辑设计 | 第33-41页 |
| 3.2.4 数据通路优化设计 | 第41-46页 |
| 3.3 本章小结 | 第46-48页 |
| 4 验证方案与结果分析 | 第48-56页 |
| 4.1 验证方案 | 第48-49页 |
| 4.2 功能测试 | 第49-51页 |
| 4.3 性能分析 | 第51-54页 |
| 4.4 本章小结 | 第54-56页 |
| 5 总结与展望 | 第56-57页 |
| 5.1 工作总结 | 第56页 |
| 5.2 工作展望 | 第56-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |
