AXIe仪器模块接口套件研制
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究的目的和意义 | 第8-10页 |
| 1.1.1 AXIe测试系统简介 | 第8-9页 |
| 1.1.2 AXIe体系结构技术优势 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.2.1 国外研究现状 | 第10-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.3 主要研究内容 | 第12-14页 |
| 第2章 总体设计方案 | 第14-22页 |
| 2.1 AXIe体系结构分析 | 第14-19页 |
| 2.1.1 AXIe体系结构概述 | 第14-15页 |
| 2.1.2 机械特性 | 第15-16页 |
| 2.1.3 硬件平台管理系统 | 第16-17页 |
| 2.1.4 数据传输 | 第17-19页 |
| 2.2 需求分析 | 第19页 |
| 2.3 硬件总体方案 | 第19-20页 |
| 2.4 本章小结 | 第20-22页 |
| 第3章 硬件电路设计 | 第22-35页 |
| 3.1 AXIe接口设计方案 | 第22-25页 |
| 3.1.1 PCI Express通讯接口设计 | 第22-24页 |
| 3.1.2 以太网通讯接口设计 | 第24-25页 |
| 3.2 AXIe接口硬件电路设计 | 第25-33页 |
| 3.2.1 区域1信号接口电路 | 第26-28页 |
| 3.2.2 区域2信号接口电路 | 第28-33页 |
| 3.3 DDR2存储器电路设计 | 第33-34页 |
| 3.4 HSMC通用接口电路设计 | 第34页 |
| 3.5 本章小结 | 第34-35页 |
| 第4章 逻辑与软件设计 | 第35-50页 |
| 4.1 基于Qsys的AXIe接口方案 | 第35-36页 |
| 4.2 AXIe接口子系统逻辑 | 第36-42页 |
| 4.2.1 PCI Express接口子系统 | 第36-40页 |
| 4.2.2 以太网接口子系统 | 第40-41页 |
| 4.2.3 DDR2存储逻辑设计 | 第41-42页 |
| 4.3 应用实例 | 第42-46页 |
| 4.3.1 DCC简介 | 第43页 |
| 4.3.2 DCC功能模块逻辑设计 | 第43-46页 |
| 4.4 软件设计 | 第46-49页 |
| 4.4.1 以太网接口子系统的软件设计 | 第46-47页 |
| 4.4.2 A/D数据采集功能块的软件设计 | 第47-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第5章 模块硬件测试与性能测试分析 | 第50-60页 |
| 5.1 AXIe测试平台的搭建 | 第50-51页 |
| 5.2 A/D数采功能测试 | 第51-56页 |
| 5.2.1 HSMC通用接口电路测试 | 第52-53页 |
| 5.2.2 PCI Express链路通信测试 | 第53-55页 |
| 5.2.3 触发功能测试 | 第55-56页 |
| 5.3 以太网链路通信测试 | 第56-58页 |
| 5.4 DDR2存储器电路测试 | 第58-59页 |
| 5.5 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第64-66页 |
| 致谢 | 第66页 |
