基于FPGA的PLL+DDS的频率合成器
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 课题的研究目的及意义 | 第9-10页 |
| 1.3 研究内容安排 | 第10-11页 |
| 第二章 基本理论 | 第11-28页 |
| 2.1 PLL基本理论 | 第11-17页 |
| 2.1.1 鉴相器原理 | 第12-14页 |
| 2.1.2 环路滤波器(LF)原理 | 第14-15页 |
| 2.1.3 压控振荡器(VCO)原理 | 第15-17页 |
| 2.2 PLL基本特性分析 | 第17-24页 |
| 2.2.1 锁相环跟踪特性分析 | 第18-21页 |
| 2.2.2 锁相环稳定特性分析 | 第21页 |
| 2.2.3 锁相环相位噪声特性分析 | 第21-24页 |
| 2.2.4 锁相环特性总结 | 第24页 |
| 2.3 DDS基本原理 | 第24-26页 |
| 2.4 DDS基本特性 | 第26-28页 |
| 2.4.1 DDS输出信号的频谱特性 | 第26-28页 |
| 第三章 基于FPGA设计PLL+DDS频率合成器 | 第28-51页 |
| 3.1 FPGA技术介绍 | 第31-39页 |
| 3.2 Quartus Ⅱ软件的介绍 | 第39页 |
| 3.3 DDS各组成模块的设计 | 第39-51页 |
| 3.3.1 相位累加器的设计与仿真 | 第39-42页 |
| 3.3.2 波形存储器的设计与仿真 | 第42-44页 |
| 3.3.3 DDS顶层模块的设计 | 第44-47页 |
| 3.3.4 嵌入式锁相环的设计 | 第47-49页 |
| 3.3.5 总结 | 第49-51页 |
| 第四章 总结与展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 附录 | 第54-66页 |
| 致谢 | 第66页 |
