Cortex-A7四核CPU的低功耗设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 论文研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 研究内容和设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13-14页 |
| 1.3.2 设计指标 | 第14页 |
| 1.4 论文组织 | 第14-15页 |
| 第二章 低功耗设计技术 | 第15-29页 |
| 2.1 芯片功耗构成的基本原理 | 第15-18页 |
| 2.1.1 动态功耗 | 第15-17页 |
| 2.1.2 静态功耗 | 第17-18页 |
| 2.2 低功耗集成电路设计技术 | 第18-26页 |
| 2.2.1 门控时钟技术 | 第18-20页 |
| 2.2.2 门级功耗优化技术 | 第20-21页 |
| 2.2.3 多电源技术 | 第21-22页 |
| 2.2.4 多阈值电压技术 | 第22-23页 |
| 2.2.5 电源门控技术 | 第23-26页 |
| 2.3 四核A7的低功耗方案选择 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 针对性能与功耗的逻辑综合策略优化 | 第29-41页 |
| 3.1 四核A7的高性能与低功耗设计需求 | 第29-30页 |
| 3.2 针对性能与功耗的多阂值电压库选用方案 | 第30-32页 |
| 3.2.1 多阈值电压库的时序和功耗分析 | 第30-31页 |
| 3.2.2 四核A7模块的多阈值电压库选用 | 第31页 |
| 3.2.3 四核A7的逻辑综合结果分析 | 第31-32页 |
| 3.3 常规逻辑综合策略 | 第32-34页 |
| 3.3.1 基于DC的逻辑优化 | 第32-33页 |
| 3.3.2 物理可视综合方案 | 第33-34页 |
| 3.4 新的逻辑综合策略 | 第34-40页 |
| 3.4.1 新方案的主要内容 | 第34-35页 |
| 3.4.2 新方案的原理分析 | 第35-36页 |
| 3.4.3 新方案的时序优化 | 第36-37页 |
| 3.4.4 新方案的功耗优化 | 第37-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第四章 多核多模多电压域的电源开关策略 | 第41-57页 |
| 4.1 四核A7的电源域划分 | 第41-42页 |
| 4.2 四核A7的电源关断模式 | 第42-45页 |
| 4.2.1 运行模式 | 第42页 |
| 4.2.2 部分处理器关断模式 | 第42-43页 |
| 4.2.3 多核处理器关断模式 | 第43-44页 |
| 4.2.4 待机模式 | 第44-45页 |
| 4.3 基于UPF的低功耗设计 | 第45-47页 |
| 4.4 电源关断策略的后端实现 | 第47-55页 |
| 4.4.1 四核A7的电源域规划 | 第48-50页 |
| 4.4.2 四核A7的电源网络规划 | 第50-53页 |
| 4.4.3 电源开关插入 | 第53-54页 |
| 4.4.4 隔离单元的插入 | 第54-55页 |
| 4.5 电源关断策略的验证 | 第55-56页 |
| 4.5.1 低功耗验证 | 第55-56页 |
| 4.5.2 形式验证 | 第56页 |
| 4.6 本章小结 | 第56-57页 |
| 第五章 芯片验证与签核 | 第57-61页 |
| 5.1 时序验证 | 第57页 |
| 5.2 功耗验证 | 第57-58页 |
| 5.3 验证结果对比分析 | 第58-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 总结 | 第61页 |
| 6.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者简介 | 第69页 |
