| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究背景和意义 | 第10页 |
| 1.2 国内外研究现状和发展趋势 | 第10-12页 |
| 1.3 本文的主要贡献和创新 | 第12页 |
| 1.4 本文的章节 | 第12-13页 |
| 第二章 输入网络理论和参数指标 | 第13-19页 |
| 2.1 单通道ADC输入网络理论 | 第13-16页 |
| 2.1.1 缓冲器理论 | 第13-14页 |
| 2.1.2 采样保持理论 | 第14-16页 |
| 2.2 多通道TIADC输入网络理论 | 第16-17页 |
| 2.3 输入网络参数指标 | 第17-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 输入网络电路分析 | 第19-38页 |
| 3.1 缓冲器的电路和误差分析 | 第19-22页 |
| 3.1.1 闭环缓冲器 | 第19-20页 |
| 3.1.2 开环缓冲器 | 第20-22页 |
| 3.1.2.1 基于BJT工艺的缓冲电路 | 第20-21页 |
| 3.1.2.2 基于CMOS工艺的缓冲器电路 | 第21-22页 |
| 3.1.3 缓冲器的误差分析 | 第22页 |
| 3.2 基于源极跟随器结构改进的缓冲器 | 第22-24页 |
| 3.3 采样保持电路和误差分析 | 第24-34页 |
| 3.3.1 闭环结构 | 第24-26页 |
| 3.3.1.1 电荷转移型 | 第24-25页 |
| 3.3.1.2 电容翻转型 | 第25-26页 |
| 3.3.2 开环结构 | 第26-31页 |
| 3.3.2.1 二极管桥开关 | 第27-28页 |
| 3.3.2.2 NMOS开关 | 第28-29页 |
| 3.3.2.3 CMOS开关 | 第29-31页 |
| 3.3.3 S/H电路非理想性分析 | 第31-34页 |
| 3.3.3.1 导通电阻的非线性 | 第31-32页 |
| 3.3.3.2 沟道电荷注入 | 第32-33页 |
| 3.3.3.3 时钟馈通 | 第33页 |
| 3.3.3.4 噪声 | 第33-34页 |
| 3.4 基于自举开关的采样保持电路 | 第34-37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 超高速高精度模数转换器输入网络的误差校正 | 第38-49页 |
| 4.1 多通道输入网络的非理想性 | 第38-43页 |
| 4.1.1 失调误差 | 第39-40页 |
| 4.1.2 增益误差 | 第40-41页 |
| 4.1.3 时序误差 | 第41-43页 |
| 4.2 通道间失配的校正方法 | 第43-45页 |
| 4.2.1 前台校准 | 第43页 |
| 4.2.2 后台校准 | 第43-45页 |
| 4.3 基于符号判断的数字校正方法 | 第45-48页 |
| 4.4 本章小结 | 第48-49页 |
| 第五章 超高速高精度模数转换器输入网络系统设计和仿真 | 第49-61页 |
| 5.1 缓冲器电路与仿真 | 第49-52页 |
| 5.2 采样开关电路仿真与分析 | 第52-53页 |
| 5.3 单通道输入网络结构仿真 | 第53-54页 |
| 5.4 多通道输入网络结构仿真 | 第54-57页 |
| 5.4.1 多通道时序 | 第55-56页 |
| 5.4.2 电路仿真 | 第56-57页 |
| 5.5 超高速高精度ADC输入网络时序误差校正 | 第57-60页 |
| 5.6 本章小结 | 第60-61页 |
| 第六章 结论 | 第61-63页 |
| 6.1 全文总结 | 第61-62页 |
| 6.2 展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间取得的成果 | 第67-68页 |