FMCW测角雷达频率源的设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题来源及研究意义 | 第15-16页 |
| 1.2 毫米波雷达及频率源的研究现状 | 第16-17页 |
| 1.3 研究生工作及文章结构安排 | 第17-19页 |
| 第二章 FMCW雷达原理及频率合成技术基础 | 第19-33页 |
| 2.1 FMCW雷达原理与频率合成技术概述 | 第19-23页 |
| 2.2 锁相环技术 | 第23-27页 |
| 2.3 DDS技术基础 | 第27-29页 |
| 2.3.1 DDS工作原理 | 第27-28页 |
| 2.3.2 DDS的性能分析 | 第28-29页 |
| 2.4 频率合成常见结构 | 第29-32页 |
| 2.4.1 DDS直接激励PLL | 第30页 |
| 2.4.2 DDS与PLL环外混频 | 第30-31页 |
| 2.4.3 DDS环内混频 | 第31页 |
| 2.4.4 DDS环内分频 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 频率源方案制定及电路设计 | 第33-57页 |
| 3.1 雷达系统方案及频率源指标 | 第33-34页 |
| 3.2 频率源方案的比较与制定 | 第34-36页 |
| 3.2.1 各种方案的比较 | 第34-35页 |
| 3.2.2 频率源方案的制定 | 第35-36页 |
| 3.3 方案性能分析 | 第36-38页 |
| 3.4 ADF4106与HMC839的环路设计 | 第38-46页 |
| 3.4.1 晶振介绍 | 第38-39页 |
| 3.4.2 ADF4106及HMC839芯片介绍 | 第39-42页 |
| 3.4.3 HMC839环路设计 | 第42-45页 |
| 3.4.4 ADF4106环路设计 | 第45-46页 |
| 3.5 DDS二次混频设计 | 第46-51页 |
| 3.5.1 DDS芯片介绍 | 第46-48页 |
| 3.5.2 DDS内部自带锁相环使用 | 第48-49页 |
| 3.5.3 芯片配置 | 第49-50页 |
| 3.5.4 DDS电路设计 | 第50-51页 |
| 3.6 其他电路设计 | 第51-55页 |
| 3.6.1 放大器电路设计 | 第51-53页 |
| 3.6.2 混频器滤波器选型及电路设计 | 第53-54页 |
| 3.6.3 电源设计 | 第54-55页 |
| 3.7 注意事项 | 第55-56页 |
| 3.8 本章小结 | 第56-57页 |
| 第四章 半模SIW与DGS组合滤波器实现 | 第57-67页 |
| 4.1 微波滤波器设计理论基础 | 第57-61页 |
| 4.1.1 滤波器类型及主要指标 | 第57-58页 |
| 4.1.2 耦合理论 | 第58-61页 |
| 4.2 滤波器设计与实现 | 第61-65页 |
| 4.2.1 DGS谐振器与半模SIW | 第61-63页 |
| 4.2.2 半模SIW与缺陷地组合横向滤波器 | 第63-65页 |
| 4.3 滤波器测试及分析 | 第65-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 测试结果分析 | 第67-84页 |
| 5.1 HMC839环路测试分析 | 第67-71页 |
| 5.1.1 HMC839测试结果 | 第67-70页 |
| 5.1.2 HMC839调试注意事项 | 第70-71页 |
| 5.2 ADF4106环路测试 | 第71-75页 |
| 5.2.1 测试结果 | 第71-73页 |
| 5.2.2 鉴相器射频输入端信号测试 | 第73-75页 |
| 5.3 DDS输出及第一级混频测试 | 第75-78页 |
| 5.3.1 DDS输出测试 | 第75-77页 |
| 5.3.2 DDS第一级混频测试 | 第77-78页 |
| 5.4 频率源输出测试 | 第78-81页 |
| 5.4.1 单频点测试 | 第79-80页 |
| 5.4.2 扫频测试 | 第80-81页 |
| 5.5 雷达整机测试 | 第81-83页 |
| 5.6 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-85页 |
| 6.1 文章总结 | 第84页 |
| 6.2 未来展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 攻读硕士学位期间取得的成果 | 第88-89页 |
