| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| ·SDRAM控制器发展 | 第13-15页 |
| ·项目来源 | 第15-16页 |
| ·章节安排 | 第16-17页 |
| 第二章 Core Connect总线及SDRAM存储器协议 | 第17-27页 |
| ·CoreConnect总线协议 | 第17-21页 |
| ·PLB总线协议 | 第18-20页 |
| ·DCR总线协议 | 第20-21页 |
| ·SDRAM存储器协议 | 第21-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 基于CoreConnect总线的SDRAM控制器设计 | 第27-35页 |
| ·SDRAM控制器结构 | 第27-29页 |
| ·SDRAM控制器功能设计 | 第29页 |
| ·SDRAM控制器工作流程 | 第29-30页 |
| ·接口命令配置 | 第30-32页 |
| ·时钟方案及系统互联 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 基于CoreConnect总线的SDRAM控制器模块设计 | 第35-55页 |
| ·PLB Slave 接口单元 | 第35-38页 |
| ·DCR 接口单元 | 第38-39页 |
| ·接口转换单元 | 第39-40页 |
| ·SDRAM控制单元 | 第40-54页 |
| ·总线仲裁模块 | 第42-43页 |
| ·地址控制模块 | 第43-44页 |
| ·自动刷新模块 | 第44-45页 |
| ·数据控制模块 | 第45-46页 |
| ·有限状态机控制模块 | 第46-48页 |
| ·页面控制模块 | 第48-50页 |
| ·校验和错误检测模块 | 第50-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 基于CoreConnect总线的SDRAM控制器验证 | 第55-69页 |
| ·模块级功能验证 | 第55-61页 |
| ·验证方法 | 第56-57页 |
| ·验证环境及相应平台搭建 | 第57-58页 |
| ·验证项开发 | 第58-59页 |
| ·验证脚本及验证代码 | 第59-61页 |
| ·系统级验证 | 第61-62页 |
| ·仿真波形图 | 第62-67页 |
| ·本章小结 | 第67-69页 |
| 第六章 结论和展望 | 第69-71页 |
| ·研究结论 | 第69页 |
| ·研究展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |
