双通道高速数据采集卡的研制
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究的目的和意义 | 第10-11页 |
| ·国内外相关技术的研究现状 | 第11-14页 |
| ·高速数据采集的研究现状 | 第11-13页 |
| ·高速数据缓存的研究现状 | 第13-14页 |
| ·主要研究内容 | 第14页 |
| ·本论文的结构 | 第14-15页 |
| 第2章 总体方案设计 | 第15-25页 |
| ·引言 | 第15页 |
| ·方案设计 | 第15-19页 |
| ·高速数据采集系统的组成 | 第15-17页 |
| ·技术指标 | 第17页 |
| ·数据采集方案分析 | 第17-18页 |
| ·总体方案 | 第18-19页 |
| ·核心器件选型和介绍 | 第19-24页 |
| ·ADC 介绍 | 第19-21页 |
| ·FPGA 选型 | 第21-23页 |
| ·高速数据缓存选型 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 硬件电路设计 | 第25-52页 |
| ·引言 | 第25页 |
| ·总体硬件电路 | 第25-26页 |
| ·高速数据采集模块 | 第26-32页 |
| ·ADC 电路设计 | 第26-28页 |
| ·ADC 前端输入设计 | 第28-29页 |
| ·ADC 输入时钟设计 | 第29-32页 |
| ·高速数据缓存模块 | 第32-34页 |
| ·接口信号 | 第32-34页 |
| ·接口设计 | 第34页 |
| ·通信模块 | 第34-35页 |
| ·控制器 | 第35-38页 |
| ·FPGA 配置 | 第35-37页 |
| ·I/O 引脚分配 | 第37-38页 |
| ·电源系统模块 | 第38-43页 |
| ·电源需求分析 | 第38-40页 |
| ·电源系统设计 | 第40-43页 |
| ·PCB 设计 | 第43-48页 |
| ·PCB 设计流程 | 第44页 |
| ·器件布局 | 第44-45页 |
| ·电路板参数设置 | 第45-46页 |
| ·布线 | 第46-48页 |
| ·关键信号仿真 | 第48-51页 |
| ·ADC 数据传输部分 | 第49-50页 |
| ·高速缓存部分仿真 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 逻辑设计与仿真验证 | 第52-65页 |
| ·引言 | 第52页 |
| ·Qsys 简介 | 第52-53页 |
| ·逻辑总体框架 | 第53-54页 |
| ·数据采集控制模块 | 第54-59页 |
| ·ADC 扩展模式配置 | 第54-56页 |
| ·ADC 输入时钟配置 | 第56-59页 |
| ·高速数据接收模块 | 第59-61页 |
| ·动态相位对准电路（DPA） | 第59-60页 |
| ·LVDS 接收模块 | 第60-61页 |
| ·高速缓存模块 | 第61-64页 |
| ·DDR2 控制模块 | 第61-62页 |
| ·DDR2 写逻辑设计 | 第62-63页 |
| ·DDR2 读逻辑设计 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第5章 测试结果及性能分析 | 第65-81页 |
| ·引言 | 第65页 |
| ·硬件测试 | 第65-66页 |
| ·硬件测试平台 | 第65-66页 |
| ·硬件电路检测 | 第66页 |
| ·功能测试 | 第66-70页 |
| ·高速缓存功能测试 | 第66-67页 |
| ·接口通信功能测试 | 第67页 |
| ·数据采集功能测试 | 第67-68页 |
| ·系统带宽测试 | 第68-70页 |
| ·性能测试 | 第70-80页 |
| ·动态参数的定义 | 第70-71页 |
| ·动态参数的测试方法 | 第71页 |
| ·THD 和 SFDR 测试 | 第71-75页 |
| ·SINAD 测试 | 第75-79页 |
| ·ENOB 测试 | 第79-80页 |
| ·本章小结 | 第80-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 附录 双通道高速数据采集卡实物图 | 第87-89页 |
| 致谢 | 第89页 |
