双通道1GSPS数据采集VXI模块的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题背景及来源 | 第10页 |
| ·VXI 总线概述 | 第10-12页 |
| ·VXI 总线的特征 | 第11-12页 |
| ·VXI 总线系统的构成 | 第12页 |
| ·国内外研究现状 | 第12-13页 |
| ·国外研究现状 | 第12-13页 |
| ·国内研究现状 | 第13页 |
| ·高速数据采集的意义 | 第13-14页 |
| ·本课题设计任务 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 第2章 总体方案设计 | 第16-24页 |
| ·方案设计原则 | 第16页 |
| ·方案概述 | 第16-17页 |
| ·模块设计工作的技术关键 | 第17-18页 |
| ·总体方案论证及设计 | 第18-23页 |
| ·ADC 的选择 | 第18-21页 |
| ·时钟设计方案 | 第21-22页 |
| ·高速数据存储方案 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 数据采集调理电路的设计 | 第24-33页 |
| ·数据采集通道调理电路 | 第24-29页 |
| ·输入前端调理电路 | 第25页 |
| ·阻抗变换电路 | 第25-27页 |
| ·直流偏置补偿电路 | 第27页 |
| ·放大电路 | 第27-28页 |
| ·驱动输出电路 | 第28-29页 |
| ·触发通道调理电路 | 第29-32页 |
| ·触发源选择电路 | 第30-31页 |
| ·触发比较电路 | 第31-32页 |
| ·本章小节 | 第32-33页 |
| 第4章 高速数据采集电路设计 | 第33-48页 |
| ·时钟参数对ADC 性能的影响 | 第33-35页 |
| ·抖动对数据采集系统信噪比影响 | 第33-35页 |
| ·高速时钟设计参考原则 | 第35页 |
| ·高速数据采集时钟的设计 | 第35-41页 |
| ·时钟电路设计 | 第35-39页 |
| ·改进的时钟设计方案 | 第39-41页 |
| ·数据转换电路 | 第41-47页 |
| ·ADC 工作方式设定 | 第41-44页 |
| ·ADC 输入输出接口电路设计 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 数据采集的数字系统设计 | 第48-61页 |
| ·数字系统设计的开发环境 | 第48-50页 |
| ·QuartusII 概述 | 第48-50页 |
| ·FPGA 的选择 | 第50页 |
| ·触发控制电路 | 第50-52页 |
| ·外部RAM 接口设计 | 第52-58页 |
| ·数据流转换控制 | 第52-54页 |
| ·地址发生器设计 | 第54-55页 |
| ·读写数据的设计 | 第55-56页 |
| ·仿真验证 | 第56-58页 |
| ·VXI 接口转换电路的设计 | 第58-60页 |
| ·VXI 总线系统实现方案 | 第58页 |
| ·基于CPLD 的VXI 接口设计 | 第58-59页 |
| ·寄存器的配置 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第6章 模块的PCB 板设计 | 第61-66页 |
| ·高速PCB 绘制要点 | 第61-62页 |
| ·模块的PCB 设计 | 第62-65页 |
| ·板层设计 | 第62页 |
| ·PCB 布局设计 | 第62-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的学术论文 | 第70-71页 |
| 附录 | 第71-72页 |
| 致谢 | 第72页 |
